IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Hideki ASADA

Serial No. (unknown)

In re application of

Filed herewith

LIQUID CRYSTAL DISPLAY DEVICE AND DRIVING METHOD THEREFOR

CLAIM FOR FOREIGN PRIORITY UNDER 35 U.S.C. 119 AND SUBMISSION OF PRIORITY DOCUMENT

Assistant Commissioner for Patents

Washington, D.C. 20231

Sir:

Attached hereto is a certified copy of applicant's corresponding patent application filed in Japan on May 13, 1998 under No. 10-130558.

Applicant herewith claims the benefit of the priority filing date of the above-identified application for the above-entitled U.S. application under the provisions of 35 U.S.C. 119.

Respectfully submitted,


YOUNG & THOMPSON

Ву

Robert J. Patch
Attorney for Applicant
Registration No. 17,355
745 South 23rd Street
Arlington, VA 22202
Telephone: 703/521-2297



JAPANESE GOVERNMENT



別紙添付の書類に記載されている事項は下記の出願書類に記載されて いる事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed rith this Office.

出願年月日 Date of Application:

1998年 5月13日

pplication Number:

平成10年特許願第130558号

olicant (s):

日本電気株式会社

CERTIFIED COPY OF PRIORITY DOCUMENT

1999年 2月12日

特許庁長官 Commissioner, Patent Office

保佐山建

特平10-130558

【書類名】

特許願

【整理番号】

34803036

【提出日】

平成10年 5月13日

【あて先】

特許庁長官 荒井 寿光殿

【国際特許分類】

G09F 9/30306

【発明の名称】

液晶表示装置およびその駆動方法

【請求項の数】

89

【発明者】

【住所又は居所】

東京都港区芝五丁目7番1号 日本電気株式会社内

【氏名】

浅田 秀樹

【特許出願人】

【識別番号】

000004237

【氏名又は名称】 日本電気株式会社

【代表者】

金子 尚志

【代理人】

【識別番号】

100096231

【弁理士】

【氏名又は名称】

稲垣 清

【電話番号】

03-5295-0851

/【手数料の表示】

【予納台帳番号】

029388

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 液晶表示装置およびその駆動方法

【特許請求の範囲】

Ö

【請求項1】 複数の走査線と複数の信号線との各交点付近に夫々配設されたMOS型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、前記MOS型トランジスタ回路は、ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が前記信号線に接続されたMOSトランジスタと、入力電極が前記MOSトランジスタのソース電極及びドレイン電極の他方に接続され、出力電極が画素電極に接続されたMOS型アナログアンプ回路と、前記MOS型アナログアンプ回路の入力電極と電圧保持容量電極との間に形成された電圧保持容量とから成ることを特徴とする液晶表示装置。

【請求項2】 請求項1に記載の液晶表示装置において、前記MOS型トランジスタ回路は、薄膜トランジスタから形成されていることを特徴とする液晶表示装置。

【請求項3】 請求項1に記載の液晶表示装置において、液晶材料が、ネマティック液晶、強誘電性液晶、反強誘電性液晶、無闕反強誘電性液晶、歪螺旋強誘電性液晶、ねじれ強誘電性液晶、又は、単安定強誘電性液晶であることを特徴とする液晶表示装置。

【請求項4】 請求項1~3に記載の液晶表示装置の駆動方法において、走査線選択期間では、前記MOSトランジスタを経由してデータ信号を電圧保持容量に記憶させ、走査線選択期間および走査線非選択期間では、前記MOS型アナログアンプ回路を経由して、前記記憶されたデータ信号に対応した信号を画素電極に書き込むことを特徴とする液晶表示装置の駆動方法。

【請求項5】 複数の走査線と複数の信号線との各交点付近に夫々配設されたMOS型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、前記MOS型トランジスタ回路は、ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が前記信号線に接続されたn型MOSトランジスタと、ゲート電極が前記n型MOSトランジスタのソ

ース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の一方が前記走査線に接続され、ソース電極及びドレイン電極の他方が前記画素電極に接続されたp型MOSトランジスタと、前記p型MOSトランジスタのゲート電極と電圧保持容量電極との間に形成された電圧保持容量と、前記画素電極と前記電圧保持容量電極の間に接続された抵抗とから成ることを特徴とする液晶表示装置。

【請求項6】 複数の走査線と複数の信号線との各交点付近に失々配設されたMOS型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、前記MOS型トランジスタ回路は、ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が前記信号線に接続された n型MOSトランジスタと、ゲート電極が前記 n型MOSトランジスタソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の一方が前記走査線に接続され、ソース電極及びドレイン電極の他方が前記画素電極に接続された第1のp型MOSトランジスタと、前記第1のp型MOSトランジスタのゲート電極と電圧保持容量電極との間に形成された電圧保持容量と、ゲート電極が電圧調整可能な電源線に接続され、ソース電極が前記電圧保持容量電極に接続され、ドレイン電極が前記画素電極に接続された第2のp型MOSトランジスタとから成ることを特徴とする液晶表示装置。

【請求項7】 複数の走査線と複数の信号線との各交点付近に夫々配設されたMOS型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、前記MOS型トランジスタ回路は、ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が前記信号線に接続された n型MOSトランジスタと、ゲート電極が前記 n型MOSトランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の一方が前記走査線に接続され、ソース電極及びドレイン電極の一方が前記走査線に接続され、ソース電極及びドレイン電極の他方が前記画素電極に接続された第1のp型MOSトランジスタと、前記第1のp型MOSトランジスタのゲート電極と電圧保持容量電極との間に形成された電圧保持容量と、ゲート電極が前記電圧保持容量電極に接続され、ソース電極が電圧調整可能な電源線に接続され、ドレイン電極が前記画素電極に接続された第2のp型MOSトラン

ジスタとから成ることを特徴とする液晶表示装置。

【請求項8】 複数の走査線と複数の信号線との各交点付近に夫々配設されたMOS型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、前記MOS型トランジスタ回路は、ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が前記信号線に接続された n型MOSトランジスタと、ゲート電極が前記 n型MOSトランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の一方が前記走査線に接続され、ソース電極及びドレイン電極の他方が前記画素電極に接続された第1のp型MOSトランジスタと、前記第1のp型MOSトランジスタのゲート電極と電圧保持容量電極との間に形成された電圧保持容量と、ゲート電極およびソース電極が前記電圧保持容量電極に接続され、ドレイン電極が前記画素電極に接続された第2のp型MOSトランジスタとから成ることを特徴とする液晶表示装置。

【請求項9】 請求項5に記載の液晶表示装置において、前記抵抗の値は、液晶の応答時定数を決めている抵抗成分の値以下に設定したことを特徴とする液晶表示装置。

【請求項10】 請求項5に記載の液晶表示装置において、前記抵抗は、半 導体薄膜、又は不純物ドーピングされた半導体薄膜で形成されていることを特徴 とする液晶表示装置。

【請求項11】 請求項6~8に記載の液晶表示装置において、前記第2のp型MOSトランジスタのソース・ドレイン間抵抗の値が、液晶の応答時定数を決めている抵抗成分の値以下に設定されていることを特徴とする液晶表示装置。

【請求項12】 請求項5~8に記載の液晶表示装置において、前記MOS型トランジスタ回路は、薄膜トランジスタを集積して形成されていることを特徴とする液晶表示装置。

【請求項13】 請求項5~8に記載の液晶表示装置において、液晶材料が、ネマティック液晶、強誘電性液晶、反強誘電性液晶、無闕反強誘電性液晶、歪螺旋強誘電性液晶、ねじれ強誘電性液晶、又は、単安定強誘電性液晶であることを特徴とする液晶表示装置。

【請求項14】 請求項5~13に記載の液晶表示装置の駆動方法において、前記電圧保持容量電極には、前記データ信号の最大電圧よりも大きな電圧を供給し、走査線選択期間では、走査パルス信号により、前記n型MOSトランジスタを経由してデータ信号を前記電圧保持容量に記憶させるとともに、前記p型MOSトランジスタ又は前記第1のp型MOSトランジスタを経由して走査パルス信号を前記画素電極に伝達することにより、前記p型MOSトランジスタ又は前記第1のp型MOSトランジスタ又は前記第1のp型MOSトランジスタ又は前記第1のp型MOSトランジスタ又は前記第1のp型MOSトランジスタをとした後に、前記p型MOSトランジスタ又は前記第1のp型MOSトランジスタを経由して、前記記憶されたデータ信号に対応した信号を画素電極に書き込むことを特徴とする液晶表示装置の駆動方法。

【請求項15】 複数の走査線と複数の信号線との各交点付近に夫々配設されたMOS型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、前記MOS型トランジスタ回路は、ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が前記信号線に接続されたp型MOSトランジスタと、ゲート電極が前記p型MOSトランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の一方が前記走査線に接続され、ソース電極及びドレイン電極の一方が前記走査線に接続され、ソース電極及びドレイン電極の他方が前記画素電極に接続されたn型MOSトランジスタと、前記n型MOSトランジスタのゲート電極と電圧保持容量電極との間に形成された電圧保持容量と、前記画素電極と前記電圧保持容量電極の間に接続された抵抗とから成ることを特徴とする液晶表示装置。

【請求項16】 複数の走査線と複数の信号線との各交点付近に夫々配設されたMOS型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、前記MOS型トランジスタ回路は、ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が前記信号線に接続されたp型MOSトランジスタと、ゲート電極が前記p型MOSトランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の一方が前記走査線に接続され、ソース電極及びドレイン電極の極方に接続され、ソース電極及びドレイン電極の極方が前記画素電極に接続された第1のn型MOSトランジスタと、前記第1のn型MOSトラン

ジスタのゲート電極と電圧保持容量電極との間に形成された電圧保持容量と、ゲート電極が電圧調整可能なバイアス電源線に接続され、ソース電極が前記電圧保持容量電極に接続され、ドレイン電極が前記画素電極に接続された第2のn型MOSトランジスタとから成ることを特徴とする液晶表示装置。

【請求項17】 複数の走査線と複数の信号線との各交点付近に夫々配設されたMOS型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、前記MOS型トランジスタ回路は、ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が前記信号線に接続されたp型MOSトランジスタと、ゲート電極が前記p型MOSトランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の一方が前記走査線に接続され、ソース電極及びドレイン電極の他方が前記画素電極に接続された第1のn型MOSトランジスタと、前記第1のn型MOSトランジスタのゲート電極と電圧保持容量電極との間に形成された電圧保持容量と、ゲート電極が前記電圧保持容量電極に接続され、ソース電極が電圧調整可能な電源線に接続され、ドレイン電極が前記画素電極に接続された第2のn型MOSトランジスタとから成ることを特徴とする液晶表示装置。

【請求項18】 複数の走査線と複数の信号線との各交点付近に夫々配設されたMOS型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、前記MOS型トランジスタ回路は、ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が前記信号線に接続されたp型MOSトランジスタと、ゲート電極が前記p型MOSトランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の一方が前記走査線に接続され、ソース電極及びドレイン電極の他方が前記画素電極に接続された第1のn型MOSトランジスタと、前記第1のn型MOSトランジスタのゲート電極と電圧保持容量電極との間に形成された電圧保持容量と、ゲート電極およびソース電極が前記電圧保持容量電極に接続され、ドレイン電極が前記画素電極に接続された第2のn型MOSトランジスタとから成ることを特徴とする液晶表示装置。

【請求項19】 請求項15に記載の液晶表示装置において、前記抵抗の値

は、液晶の応答時定数を決めている抵抗成分の値以下に設定したことを特徴とする液晶表示装置。

【請求項20】 請求項15に記載の液晶表示装置において、前記抵抗は、 半導体薄膜、又は不純物ドーピングされた半導体薄膜で形成されていることを特 徴とする液晶表示装置。

【請求項21】 請求項16~18に記載の液晶表示装置において、前記第2のn型MOSトランジスタのソース・ドレイン間抵抗の値が、液晶の応答時定数を決めている抵抗成分の値以下に設定されていることを特徴とする液晶表示装置。

【請求項22】 請求項15~18に記載の液晶表示装置において、前記MOS型トランジスタ回路は、薄膜トランジスタを集積して形成されていることを特徴とする液晶表示装置。

【請求項23】 請求項15~18に記載の液晶表示装置において、液晶材料が、ネマティック液晶、強誘電性液晶、反強誘電性液晶、無閾反強誘電性液晶、歪螺旋強誘電性液晶、ねじれ強誘電性液晶、又は、単安定強誘電性液晶であることを特徴とする液晶表示装置。

【請求項24】 請求項15~23に記載の液晶表示装置の駆動方法において、前記電圧保持容量電極には、前記データ信号の最小電圧よりも小さい電圧を供給し、走査線選択期間では、走査パルス信号により、前記p型MOSトランジスタを経由してデータ信号を前記電圧保持容量に記憶させるとともに、前記n型MOSトランジスタ又は前記第1のn型MOSトランジスタを経由して走査パルス信号を前記画素電極に伝達することにより、前記n型MOSトランジスタ又は前記第1のn型MOSトランジスタ又は前記第1のn型MOSトランジスタ又は前記第1のn型MOSトランジスタ又は前記第1のn型MOSトランジスタを担セット状態にし、走査線選択期間が終了した後に、前記n型MOSトランジスタ又は前記第1のn型MOSトランジスタを経由して、前記記憶されたデータ信号に対応した信号を画素電極に書き込むことを特徴とする液晶表示装置の駆動方法。

【請求項25】 複数の走査線と複数の信号線との各交点付近に夫々配設されたMOS型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、前記MOS型トランジスタ回路は、ゲート電極が

N番目(Nは2以上の整数)の前記走査線に接続され、ソース電極及びドレイン電極の一方が前記信号線に接続されたn型MOSトランジスタと、ゲート電極が前記n型MOSトランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の一方が(N-1)番目の前記走査線に接続され、ソース電極及びドレイン電極の他方が前記画素電極に接続されたp型MOSトランジスタと、前記p型MOSトランジスタのゲート電極と電圧保持容量電極との間に形成された電圧保持容量と、前記画素電極と前記電圧保持容量電極の間に接続された抵抗とから成ることを特徴とする液晶表示装置。

【請求項26】 複数の走査線と複数の信号線との各交点付近に夫々配設されたMOS型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、前記MOS型トランジスタ回路は、ゲート電極がN番目(Nは2以上の整数)の前記走査線に接続され、ソース電極及びドレイン電極の一方が前記信号線に接続されたn型MOSトランジスタと、ゲート電極が前記n型MOSトランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の一方が(N-1)番目の前記走査線に接続され、ソース電極及びドレイン電極の他方が前記画素電極に接続された第1のp型MOSトランジスタと、前記第1のp型MOSトランジスタのゲート電極と電圧保持容量電極との間に形成された電圧保持容量と、ゲート電極が電圧調整可能なバイアス電源線に接続され、ソース電極が前記電圧保持容量電極に接続され、ドレイン電極が前記画素電極に接続された第2のp型MOSトランジスタとから成ることを特徴とする液晶表示装置。

【請求項27】 複数の走査線と複数の信号線との各交点付近に夫々配設されたMOS型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、前記MOS型トランジスタ回路は、ゲート電極がN番目(Nは2以上の整数)の前記走査線に接続され、ソース電極及びドレイン電極の一方が前記信号線に接続されたn型MOSトランジスタと、ゲート電極が前記n型MOSトランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の一方が(N-1)番目の前記走査線に接続され、ソース電極及びドレイン電極の他方が前記画素電極に接続された第1のp型MO

Sトランジスタと、前記第1のp型MOSトランジスタのゲート電極と電圧保持容量電極との間に形成された電圧保持容量と、ゲート電極が前記電圧保持容量電極に接続され、ソース電極が電圧調整可能な電源線に接続され、ドレイン電極が前記画素電極に接続された第2のp型MOSトランジスタとから成ることを特徴とする液晶表示装置。

【請求項28】 複数の走査線と複数の信号線との各交点付近に夫々配設されたMOS型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、前記MOS型トランジスタ回路は、ゲート電極がN番目(Nは2以上の整数)の前記走査線に接続され、ソース電極及びドレイン電極の一方が前記信号線に接続されたn型MOSトランジスタと、ゲート電極が前記n型MOSトランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の一方が(N-1)番目の前記走査線に接続され、ソース電極及びドレイン電極の他方が前記画素電極に接続された第1のp型MOSトランジスタと、前記第1のp型MOSトランジスタのゲート電極と電圧保持容量電極との間に形成された電圧保持容量と、ゲート電極およびソース電極が前記電圧保持容量電極に接続され、ドレイン電極が前記画素電極に接続された第2のp型MOSトランジスタとから成ることを特徴とする液晶表示装置。

【請求項29】 請求項25に記載の液晶表示装置において、前記抵抗の値は、液晶の応答時定数を決めている抵抗成分の値以下に設定したことを特徴とする液晶表示装置。

【請求項30】 請求項25に記載の液晶表示装置において、前記抵抗は、 半導体薄膜、又は、不純物ドーピングされた半導体薄膜で形成されていることを 特徴とする液晶表示装置。

【請求項31】 請求項26~28に記載の液晶表示装置において、前記第2のp型MOSトランジスタのソース・ドレイン間抵抗の値が、液晶の応答時定数を決めている抵抗成分の値以下に設定されていることを特徴とする液晶表示装置。

【請求項32】 請求項25~28に記載の液晶表示装置において、前記M OS型トランジスタ回路は、薄膜トランジスタを集積して形成されていることを 特徴とする液晶表示装置。

【請求項33】 請求項25~28に記載の液晶表示装置において、液晶材料が、ネマティック液晶、強誘電性液晶、反強誘電性液晶、無関反強誘電性液晶、 歪螺旋強誘電性液晶、 ねじれ強誘電性液晶、 又は、単安定強誘電性液晶であることを特徴とする液晶表示装置。

【請求項34】 請求項25~33に記載の液晶表示装置の駆動方法において、前記電圧保持容量電極には、前記データ信号の最大電圧よりも大きい電圧を供給し、前ラインの走査線選択期間では、前記p型MOSトランジスタ又は前記第1のp型MOSトランジスタを経由して前ラインの走査パルス信号を前記画素電極に伝達することにより、前記p型MOSトランジスタ又は前記第1のp型MOSトランジスタをリセット状態にし、走査線選択期間では、走査パルス信号により、前記n型MOSトランジスタを経由してデータ信号を前記電圧保持容量に記憶させるとともに、前記p型MOSトランジスタ又は前記第1のp型MOSトランジスタを経由して、前記記憶されたデータ信号に対応した信号を画素電極に書き込み、走査線選択期間が終了した後も引き続き、前記p型MOSトランジスタ又は前記第1のp型MOSトランジスタ又は前記第1のp型MOSトランジスタと経由して、前記記憶されたデータ信号に対応した信号を画素電極に書き込み、走査線選択期間が終了した後も引き続き、前記p型MOSトランジスタと経由して、前記記憶されたデータ信号に対応した信号を画素電極に書き込むことを特徴とする液晶表示装置の駆動方法。

【請求項35】 複数の走査線と複数の信号線との各交点付近に夫々配設されたMOS型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、前記MOS型トランジスタ回路は、ゲート電極がN番目(Nは2以上の整数)の前記走査線に接続され、ソース電極及びドレイン電極の一方が前記信号線に接続されたp型MOSトランジスタと、ゲート電極が前記p型MOSトランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の一方が(N-1)番目の前記走査線に接続され、ソース電極及びドレイン電極の他方が前記画素電極に接続されたn型MOSトランジスタと、前記n型MOSトランジスタのゲート電極と電圧保持容量電極との間に形成された電圧保持容量と、前記画素電極と前記電圧保持容量電極の間に接続された抵抗とから成ることを特徴とする液晶表示装置。

【請求項36】 複数の走査線と複数の信号線との各交点付近に夫々配設されたMOS型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、前記MOS型トランジスタ回路は、ゲート電極がN番目(Nは2以上の整数)の前記走査線に接続され、ソース電極及びドレイン電極の一方が前記信号線に接続されたp型MOSトランジスタと、ゲート電極が前記p型MOSトランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の一方が(N-1)番目の前記走査線に接続され、ソース電極及びドレイン電極の他方が前記画素電極に接続された第1のn型MOSトランジスタと、前記第1のn型MOSトランジスタのゲート電極と電圧保持容量電極との間に形成された電圧保持容量と、ゲート電極が電圧調整可能なバイアス電源線に接続され、ソース電極が前記電圧保持容量電極に接続され、ドレイン電極が前記画素電極に接続された第2のn型MOSトランジスタとから成ることを特徴とする液晶表示装置。

【請求項37】 複数の走査線と複数の信号線との各交点付近に夫々配設されたMOS型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、前記MOS型トランジスタ回路は、ゲート電極がN番目(Nは2以上の整数)の前記走査線に接続され、ソース電極及びドレイン電極の一方が前記信号線に接続されたp型MOSトランジスタと、ゲート電極が前記p型MOSトランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の一方が(N-1)番目の前記走査線に接続され、ソース電極及びドレイン電極の他方が前記画素電極に接続された第1のn型MOSトランジスタと、前記第1のn型MOSトランジスタのゲート電極と電圧保持容量電極との間に形成された電圧保持容量と、ゲート電極が前記電圧保持容量電極に接続され、ソース電極が電圧調整可能な電源線に接続され、ドレイン電極が前記画素電極に接続された第2のn型MOSトランジスタとから成ることを特徴とする液晶表示装置。

【請求項38】 複数の走査線と複数の信号線との各交点付近に夫々配設されたMOS型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、前記MOS型トランジスタ回路は、ゲート電極が

N番目(Nは2以上の整数)の前記走査線に接続され、ソース電極及びドレイン電極の一方が前記信号線に接続されたp型MOSトランジスタと、ゲート電極が前記p型MOSトランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の一方が(N-1)番目の前記走査線に接続され、ソース電極及びドレイン電極の他方が前記画素電極に接続された第1のn型MOSトランジスタと、前記第1のn型MOSトランジスタのゲート電極と電圧保持容量電極との間に形成された電圧保持容量と、ゲート電極及びソース電極が前記電圧保持容量電極に接続され、ドレイン電極が前記画素電極に接続された第2のn型MOSトランジスタとから成ることを特徴とする液晶表示装置。

【請求項39】 請求項35に記載の液晶表示装置において、前記抵抗の値は、液晶の応答時定数を決めている抵抗成分の値以下に設定したことを特徴とする液晶表示装置。

【請求項40】 請求項35に記載の液晶表示装置において、前記抵抗は、 半導体薄膜、又は不純物ドーピングされた半導体薄膜で形成されていることを特 徴とする液晶表示装置。

【請求項41】 請求項36~38に記載の液晶表示装置において、前記第2のn型MOSトランジスタのソース・ドレイン間抵抗の値が、液晶の応答時定数を決めている抵抗成分の値以下に設定されていることを特徴とする液晶表示装置。

【請求項42】 請求項35~38に記載の液晶表示装置において、前記M OS型トランジスタ回路は、薄膜トランジスタを集積して形成されていることを 特徴とする液晶表示装置。

【請求項44】 請求項35~43に記載の液晶表示装置の駆動方法において、前記電圧保持容量電極には、前記データ信号の最小電圧よりも小さい電圧を供給し、前ラインの走査線選択期間では、前記n型MOSトランジスタ又は前記

第1のn型MOSトランジスタを経由して前ラインの走査パルス信号を前記画素電極に伝達することにより、前記n型MOSトランジスタ又は前記第1のn型MOSトランジスタをリセット状態にし、走査線選択期間では、走査パルス信号により、前記p型MOSトランジスタを経由してデータ信号を前記電圧保持容量に記憶させるとともに、前記n型MOSトランジスタ又は前記第1のn型MOSトランジスタを経由して、前記記憶されたデータ信号に対応した信号を画素電極に書き込み、走査線選択期間が終了した後も引き続き、前記n型MOSトランジスタ又は前記第1のn型MOSトランジスタを経由して、前記記憶されたデータ信号に対応した信号を画素電極に書き込むことを特徴とする液晶表示装置の駆動方法。

【請求項45】 複数の走査線と複数の信号線との各交点付近に夫々配設されたMOS型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、前記MOS型トランジスタ回路は、ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が前記信号線に接続されたn型MOSトランジスタと、ゲート電極が前記n型MOSトランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の一方がリセット電極に接続され、ソース電極及びドレイン電極の一方が前記画素電極に接続されたp型MOSトランジスタと、前記p型MOSトランジスタのゲート電極と電圧保持容量電極との間に形成された電圧保持容量と、前記画素電極と前記電圧保持容量電極の間に接続された抵抗とから成ることを特徴とする液晶表示装置。

【請求項46】 複数の走査線と複数の信号線との各交点付近に夫々配設されたMOS型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、前記MOS型トランジスタ回路は、ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が前記信号線に接続されたn型MOSトランジスタと、ゲート電極が前記n型MOSトランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の一方がリセット信号線に接続され、ソース電極及びドレイン電極の他方が前記画素電極に接続された第1のp型MOSトランジスタと、前記第1のp型MOSト

ランジスタのゲート電極と電圧保持容量電極との間に形成された電圧保持容量と、ゲート電極が電圧調整可能なバイアス電源線に接続され、ソース電極が前記電 圧保持容量電極に接続され、ドレイン電極が前記画素電極に接続された第2のp 型MOSトランジスタとから成ることを特徴とする液晶表示装置。

【請求項47】 複数の走査線と複数の信号線との各交点付近に夫々配設されたMOS型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、前記MOS型トランジスタ回路は、ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が前記信号線に接続されたn型MOSトランジスタと、ゲート電極が前記n型MOSトランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の一方がリセット信号線に接続され、ソース電極及びドレイン電極の他方が前記画素電極に接続された第1のp型MOSトランジスタと、前記第1のp型MOSトランジスタのゲート電極と電圧保持容量電極との間に形成された電圧保持容量と、ゲート電極が前記電圧保持容量電極に接続され、ソース電極が電圧調整可能な電源線に接続され、ドレイン電極が前記画素電極に接続された第2のp型MOSトランジスタとから成ることを特徴とする液晶表示装置。

【請求項48】 複数の走査線と複数の信号線との各交点付近に夫々配設されたMOS型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、前記MOS型トランジスタ回路は、ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が前記信号線に接続されたn型MOSトランジスタと、ゲート電極が前記n型MOSトランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の一方がリセット信号線に接続され、ソース電極及びドレイン電極の他方が前記画素電極に接続された第1のp型MOSトランジスタと、前記第1のp型MOSトランジスタのゲート電極と電圧保持容量電極との間に形成された電圧保持容量と、ゲート電極およびソース電極が前記電圧保持容量電極に接続され、ドレイン電極が前記画素電極に接続された第2のp型MOSトランジスタとから成ることを特徴とする液晶表示装置。

【請求項49】 請求項45に記載の液晶表示装置において、前記抵抗の値

は、液晶の応答時定数を決めている抵抗成分の値以下に設定したことを特徴とする液晶表示装置。

【請求項50】

請求項45に記載の液晶表示装置において、前記抵抗は、半導体薄膜、又は不 純物ドーピングされた半導体薄膜で形成されていることを特徴とする液晶表示装 置。

【請求項51】

請求項46~48に記載の液晶表示装置において、前記第2のp型MOSトランジスタのソース・ドレイン間抵抗の値が、液晶の応答時定数を決めている抵抗成分の値以下に設定されていることを特徴とする液晶表示装置。

【請求項52】 請求項45~48に記載の液晶表示装置において、前記MOS型トランジスタ回路は、薄膜トランジスタを集積して形成されていることを特徴とする液晶表示装置。

【請求項53】 請求項45~48に記載の液晶表示装置において、液晶材料が、ネマティック液晶、強誘電性液晶、反強誘電性液晶、無闕反強誘電性液晶、 歪螺旋強誘電性液晶、 ねじれ強誘電性液晶、 又は、単安定強誘電性液晶であることを特徴とする液晶表示装置。

【請求項54】 請求項45~53に記載の液晶表示装置の駆動方法において、前記電圧保持容量電極には、前記データ信号の最大電圧よりも大きい電圧を供給し、走査線選択期間より前の時間において、前記p型MOSトランジスタ又は前記第1のp型MOSトランジスタを経由してリセット信号を前記画素電極に伝達することにより、前記p型MOSトランジスタ又は前記第1のp型MOSトランジスタをリセット状態にし、走査線選択期間では、走査パルス信号により、前記n型MOSトランジスタを経由してデータ信号を前記電圧保持容量に記憶させるとともに、前記p型MOSトランジスタ又は前記第1のp型MOSトランジスタを経由して、前記記憶されたデータ信号に対応した信号を画素電極に書き込み、走査線選択期間が終了した後も引き続き、前記p型MOSトランジスタ又は前記第1のp型MOSトランジスタ又は前記第1のp型MOSトランジスタ又は前記第1のp型MOSトランジスタを経由して、前記記憶されたデータ信号に対応した信号を画素電極に書き込むことを特徴とする液晶表示装置の駆動方法。

【請求項55】 請求項45~53に記載の液晶表示装置の駆動方法において、前記電圧保持容量電極には、前記データ信号の最大電圧よりも大きい電圧を供給し、走査線選択期間では、走査パルス信号により、前記n型MOSトランジスタを経由してデータ信号を前記電圧保持容量に記憶させるとともに、前記p型MOSトランジスタ又は前記第1のp型MOSトランジスタを経由してリセット信号を前記画素電極に伝達することにより、前記p型MOSトランジスタ又は前記第1のp型MOSトランジスタ又は前記第1のp型MOSトランジスタ又は前記第1のp型MOSトランジスタ又は前記第1のp型MOSトランジスタを経由して、前記p型MOSトランジスタ又は前記第1のp型MOSトランジスタを経由して、前記記憶されたデータ信号に対応した信号を画素電極に書き込むことを特徴とする液晶表示装置の駆動方法。

【請求項56】 複数の走査線と複数の信号線との各交点付近に夫々配設されたMOS型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、前記MOS型トランジスタ回路は、ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が前記信号線に接続されたp型MOSトランジスタと、ゲート電極が前記p型MOSトランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の一方がリセット信号線に接続され、ソース電極及びドレイン電極の他方が前記画素電極に接続されたn型MOSトランジスタと、前記n型MOSトランジスタのゲート電極と電圧保持容量電極との間に形成された電圧保持容量と、前記画素電極と前記電圧保持容量電極の間に接続された抵抗とから成ることを特徴とする液晶表示装置。

【請求項57】 複数の走査線と複数の信号線との各交点付近に夫々配設されたMOS型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、前記MOS型トランジスタ回路は、ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が前記信号線に接続されたp型MOSトランジスタと、ゲート電極が前記p型MOSトランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の一方がリセット信号線に接続され、ソース電極及びドレイン電極の他方が前記画素電極に接続された第1のn型MOSトランジスタと、前記第1のn型MOSト

ランジスタのゲート電極と電圧保持容量電極との間に形成された電圧保持容量と、ゲート電極が電圧調整可能なバイアス電源線に接続され、ソース電極が前記電 圧保持容量電極に接続され、ドレイン電極が前記画素電極に接続された第2のn 型MOSトランジスタとから成ることを特徴とする液晶表示装置。

【請求項58】 複数の走査線と複数の信号線との各交点付近に夫々配設されたMOS型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、前記MOS型トランジスタ回路は、ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が前記信号線に接続されたp型MOSトランジスタと、ゲート電極が前記p型MOSトランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の一方がリセット信号線に接続され、ソース電極及びドレイン電極の他方が前記画素電極に接続された第1のn型MOSトランジスタと、前記第1のn型MOSトランジスタのゲート電極と電圧保持容量電極との間に形成された電圧保持容量と、ゲート電極が前記電圧保持容量電極に接続され、ソース電極が電圧調整可能な電源線に接続され、ドレイン電極が前記画素電極に接続された第2のn型MOSトランジスタとから成ることを特徴とする液晶表示装置。

【請求項59】 複数の走査線と複数の信号線との各交点付近に夫々配設されたMOS型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、前記MOS型トランジスタ回路は、ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が前記信号線に接続されたp型MOSトランジスタと、ゲート電極が前記p型MOSトランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の一方がリセット信号線に接続され、ソース電極及びドレイン電極の他方が前記画素電極に接続された第1のn型MOSトランジスタと、前記第1のn型MOSトランジスタのゲート電極と電圧保持容量電極との間に形成された電圧保持容量と、ゲート電極およびソース電極が前記電圧保持容量電極に接続され、ドレイン電極が前記画素電極に接続された第2のn型MOSトランジスタとから成ることを特徴とする液晶表示装置。

【請求項60】 請求項56に記載の液晶表示装置において、前記抵抗の値

は、液晶の応答時定数を決めている抵抗成分の値以下に設定したことを特徴とする液晶表示装置。

【請求項61】 請求項56に記載の液晶表示装置において、前記抵抗は、 半導体薄膜、又は不純物ドーピングされた半導体薄膜で形成されていることを特 徴とする液晶表示装置。

【請求項62】 請求項57~59に記載の液晶表示装置において、前記第2のn型MOSトランジスタのソース・ドレイン間抵抗の値が、液晶の応答時定数を決めている抵抗成分の値以下に設定されていることを特徴とする液晶表示装置。

【請求項63】 請求項56~59に記載の液晶表示装置において、前記M OS型トランジスタ回路は、薄膜トランジスタを集積して形成されていることを 特徴とする液晶表示装置。

【請求項64】 請求項56~59に記載の液晶表示装置において、液晶材料が、ネマティック液晶、強誘電性液晶、反強誘電性液晶、無閾反強誘電性液晶、 歪螺旋強誘電性液晶、 ねじれ強誘電性液晶、 又は、単安定強誘電性液晶であることを特徴とする液晶表示装置。

【請求項65】 請求項56~64に記載の液晶表示装置の駆動方法において、前記電圧保持容量電極には、前記データ信号の最小電圧よりも小さい電圧を供給し、走査線選択期間より前の時間において、前記n型MOSトランジスタ又は前記第1のn型MOSトランジスタを経由してリセット信号を前記画素電極に伝達することにより、前記n型MOSトランジスタ又は前記第1のn型MOSトランジスタをリセット状態にし、走査線選択期間では、走査パルス信号により、前記p型MOSトランジスタを経由してデータ信号を前記電圧保持容量に記憶させるとともに、前記n型MOSトランジスタ又は前記第1のn型MOSトランジスタを経由して、前記記憶されたデータ信号に対応した信号を画素電極に書き込み、走査線選択期間が終了した後も引き続き、前記n型MOSトランジスタ又は前記第1のn型MOSトランジスタをは前記第1のn型MOSトランジスタをは前記第1のn型MOSトランジスタを経由して、前記記憶されたデータ信号に対応した信号を画素電極に書き込むことを特徴とする液晶表示装置の駆動方法。

【請求項66】 請求項56~64に記載の液晶表示装置の駆動方法におい

て、前記電圧保持容量電極には、前記データ信号の最小電圧よりも小さい電圧を供給し、走査線選択期間では、走査パルス信号により、前記p型MOSトランジスタを経由してデータ信号を前記電圧保持容量に記憶させるとともに、前記n型MOSトランジスタ又は前記第1のn型MOSトランジスタを経由してリセット信号を前記画素電極に伝達することにより、前記n型MOSトランジスタ又は前記第1のn型MOSトランジスタ又は前記第1のn型MOSトランジスタ又は前記第1のn型MOSトランジスタをリセット状態にし、走査線選択期間が終了した後に、前記n型MOSトランジスタ又は前記第1のn型MOSトランジスタを経由して、前記記憶されたデータ信号に対応した信号を画素電極に書き込むことを特徴とする液晶表示装置の駆動方法。

【請求項67】 複数の走査線と複数の信号線との各交点付近に夫々配設されたMOS型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、前記MOS型トランジスタ回路は、ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が前記信号線に接続された第1のn型MOSトランジスタと、ゲート電極が前記第1のn型MOSトランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の一方がリセット信号線に接続され、ソース電極及びドレイン電極の一方がリセット信号線に接続され、ソース電極及びドレイン電極の他方が前記画素電極に接続された第2のn型MOSトランジスタと、前記第2のn型MOSトランジスタのゲート電極と電圧保持容量電極との間に形成された電圧保持容量と、前記画素電極と前記電圧保持容量電極の間に接続された抵抗とから成ることを特徴とする液晶表示装置。

【請求項68】 複数の走査線と複数の信号線との各交点付近に夫々配設されたMOS型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、前記MOS型トランジスタ回路は、ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が前記信号線に接続された第1のn型MOSトランジスタと、ゲート電極が前記第1のn型MOSトランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の一方がリセット信号線に接続され、ソース電極及びドレイン電極の他方が前記画素電極に接続された第2のn型MOSトランジスタと、前記第2のn型MOSトランジスタのゲート電極と電圧保持容量電極との間に形成された電

圧保持容量と、ゲート電極が電圧調整可能なバイアス電源線に接続され、ソース電極が前記電圧保持容量電極に接続され、ドレイン電極が前記画素電極に接続された第3のn型MOSトランジスタとから成ることを特徴とする液晶表示装置。

【請求項69】 複数の走査線と複数の信号線との各交点付近に夫々配設されたMOS型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、前記MOS型トランジスタ回路は、ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が前記信号線に接続された第1のn型MOSトランジスタと、ゲート電極が前記第1のn型MOSトランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の他方が前記画素電極に接続された第2のn型MOSトランジスタと、前記第2のn型MOSトランジスタのゲート電極と電圧保持容量電極との間に形成された電圧保持容量と、ゲート電極が前記電圧保持容量電極に接続され、ソース電極が電圧器等可能なバイアス電源線に接続され、ドレイン電極が前記画素電極に接続され、ドレイン電極が前記画素電極に接続された第3のn型MOSトランジスタとから成ることを特徴とする液晶表示装置。

【請求項70】 複数の走査線と複数の信号線との各交点付近に夫々配設されたMOS型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、前記MOS型トランジスタ回路は、ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が前記信号線に接続された第1のn型MOSトランジスタと、ゲート電極が前記第1のn型MOSトランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の一方がリセット信号線に接続され、ソース電極及びドレイン電極の他方が前記画素電極に接続された第2のn型MOSトランジスタと、前記第2のn型MOSトランジスタのゲート電極と電圧保持容量電極との間に形成された電圧保持容量と、ゲート電極およびソース電極が前記電圧保持容量電極に接続され、ドレイン電極が前記画素電極に接続された第3のn型MOSトランジスタとから成ることを特徴とする液晶表示装置。

【請求項71】 請求項67に記載の液晶表示装置において、前記抵抗の値は、液晶の応答時定数を決めている抵抗成分の値以下に設定したことを特徴とす

る液晶表示装置。

【請求項72】 請求項67に記載の液晶表示装置において、前記抵抗は、 半導体薄膜、又は不純物ドーピングされた半導体薄膜で形成されていることを特 徴とする液晶表示装置。

【請求項73】 請求項68~70に記載の液晶表示装置において、前記第3のn型MOSトランジスタのソース・ドレイン間抵抗の値が、液晶の応答時定数を決めている抵抗成分の値以下に設定されていることを特徴とする液晶表示装置。

【請求項74】 請求項67~70に記載の液晶表示装置において、前記M OS型トランジスタ回路は、薄膜トランジスタを集積して形成されていることを 特徴とする液晶表示装置。

【請求項75】 請求項67~70に記載の液晶表示装置において、液晶材料が、ネマティック液晶、強誘電性液晶、反強誘電性液晶、無閾反強誘電性液晶、 歪螺旋強誘電性液晶、 ねじれ強誘電性液晶、 又は、単安定強誘電性液晶であることを特徴とする液晶表示装置。

【請求項76】 請求項67~75に記載の液晶表示装置の駆動方法において、前記電圧保持容量電極には、前記データ信号の最小電圧よりも小さい電圧を供給し、走査線選択期間より前の時間において、前記第2のn型MOSトランジスタを経由してリセット信号を前記画素電極に伝達することにより、前記第2のn型MOSトランジスタをリセット状態にし、走査線選択期間では、走査パルス信号により、前記第1のn型MOSトランジスタを経由してデータ信号を前記電圧保持容量に記憶させるとともに、前記第2のn型MOSトランジスタを経由して、前記記憶されたデータ信号に対応した信号を画素電極に書き込み、走査線選択期間が終了した後も引き続き、前記第2のn型MOSトランジスタを経由して、前記記憶されたデータ信号に対応した信号を画素電極に書き込むことを特徴とする液晶表示装置の駆動方法。

【請求項77】 請求項67~75に記載の液晶表示装置の駆動方法において、前記電圧保持容量電極には、前記データ信号の最小電圧よりも小さい電圧を供給し、走査線選択期間では、走査パルス信号により、前記第1のn型MOSト

ランジスタを経由してデータ信号を前記電圧保持容量に記憶させるとともに、前記第2のn型MOSトランジスタを経由してリセット信号を前記画素電極に伝達することにより、前記第2のn型MOSトランジスタをリセット状態にし、走査線選択期間が終了した後に、前記第2のn型MOSトランジスタを経由して、前記記憶されたデータ信号に対応した信号を画素電極に書き込むことを特徴とする液晶表示装置の駆動方法。

【請求項78】 複数の走査線と複数の信号線との各交点付近に夫々配設されたMOS型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、前記MOS型トランジスタ回路は、ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が前記信号線に接続された第1のp型MOSトランジスタと、ゲート電極が前記第1のp型MOSトランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の一方がリセット信号線に接続され、ソース電極及びドレイン電極の他方が前記画素電極に接続された第2のp型MOSトランジスタと、前記第2のp型MOSトランジスタのゲート電極と電圧保持容量電極との間に形成された電圧保持容量と、前記画素電極と前記電圧保持容量電極との間に形成された電圧保持容量と、前記画素電極と前記電圧保持容量電極の間に接続された抵抗とから成ることを特徴とする液晶表示装置。

【請求項79】 複数の走査線と複数の信号線との各交点付近に夫々配設されたMOS型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、前記MOS型トランジスタ回路は、ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が前記信号線に接続された第1のp型MOSトランジスタと、ゲート電極が前記第1のp型MOSトランジスタと、ゲート電極が前記第1のp型MOSトランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の他方が前記画素電極に接続された第2のp型MOSトランジスタと、前記第2のp型MOSトランジスタのゲート電極と電圧保持容量電極との間に形成された電圧保持容量と、ゲート電極が電圧調整可能なバイアス電源線に接続され、ソース電極が前記電圧保持容量電極に接続され、ドレイン電極が前記画素電極に接続された第3のp型MOSトランジスタとから成ることを特徴とする液晶表示装置。

【請求項80】 複数の走査線と複数の信号線との各交点付近に夫々配設されたMOS型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、前記MOS型トランジスタ回路は、ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が前記信号線に接続された第1のp型MOSトランジスタと、ゲート電極が前記第1のp型MOSトランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の他方が前記画素電極に接続された第2のp型MOSトランジスタと、前記第2のp型MOSトランジスタのゲート電極と電圧保持容量電極との間に形成された電圧保持容量と、ゲート電極が前記電圧保持容量電極に接続され、ソース電極が電圧器要可能なバイアス電源線に接続され、ドレイン電極が前記画素電極に接続された第3のp型MOSトランジスタとから成ることを特徴とする液晶表示装置。

【請求項81】 複数の走査線と複数の信号線との各交点付近に夫々配設されたMOS型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、前記MOS型トランジスタ回路は、ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が前記信号線に接続された第1のp型MOSトランジスタと、ゲート電極が前記第1のp型MOSトランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の他方が前記画素電極に接続された第2のp型MOSトランジスタと、前記第2のp型MOSトランジスタのゲート電極と電圧保持容量電極との間に形成された電圧保持容量と、ゲート電極およびソース電極が前記電圧保持容量電極に接続され、ドレイン電極が前記画素電極に接続された第3のp型MOSトランジスタとから成ることを特徴とする液晶表示装置。

【請求項82】 請求項78に記載の液晶表示装置において、前記抵抗の値は、液晶の応答時定数を決めている抵抗成分の値以下に設定したことを特徴とする液晶表示装置。

【請求項83】 請求項78に記載の液晶表示装置において、前記抵抗は、 半導体薄膜、又は不純物ドーピングされた半導体薄膜で形成されていることを特 徴とする液晶表示装置。

【請求項84】 請求項79~81に記載の液晶表示装置において、前記第3のp型MOSトランジスタのソース・ドレイン間抵抗の値が、液晶の応答時定数を決めている抵抗成分の値以下に設定されていることを特徴とする液晶表示装置。

【請求項85】 請求項78~81に記載の液晶表示装置において、前記M OS型トランジスタ回路は、薄膜トランジスタを集積して形成されていることを 特徴とする液晶表示装置。

【請求項86】 請求項78~81に記載の液晶表示装置において、液晶材料が、ネマティック液晶、強誘電性液晶、反強誘電性液晶、無閾反強誘電性液晶、歪螺旋強誘電性液晶、ねじれ強誘電性液晶、又は、単安定強誘電性液晶であることを特徴とする液晶表示装置。

【請求項87】 請求項78~86に記載の液晶表示装置の駆動方法において、前記電圧保持容量電極には、前記データ信号の最大電圧よりも大きい電圧を供給し、走査線選択期間より前の時間において、前記第2のp型MOSトランジスタを経由してリセット信号を前記画素電極に伝達することにより、前記第2のp型MOSトランジスタをリセット状態にし、走査線選択期間では、走査パルス信号により、前記第1のp型MOSトランジスタを経由してデータ信号を前記電圧保持容量に記憶させるとともに、前記第2のp型MOSトランジスタを経由して、前記記憶されたデータ信号に対応した信号を画素電極に書き込み、走査線選択期間が終了した後も引き続き、前記第2のp型MOSトランジスタを経由して、前記記憶されたデータ信号に対応した信号を画素電極に書き込むことを特徴とする液晶表示装置の駆動方法。

【請求項88】 請求項78~86に記載の液晶表示装置の駆動方法において、前記電圧保持容量電極には、前記データ信号の最大電圧よりも大きい電圧を供給し、走査線選択期間では、走査パルス信号により、前記第1のp型MOSトランジスタを経由してデータ信号を前記電圧保持容量に記憶させるとともに、前記第2のp型MOSトランジスタを経由してリセット信号を前記画素電極に伝達することにより、前記第2のp型MOSトランジスタをリセット状態にし、走査

線選択期間が終了した後に、前記第2のp型MOSトランジスタを経由して、前記記憶されたデータ信号に対応した信号を画素電極に書き込むことを特徴とする液晶表示装置の駆動方法。

【請求項89】 請求項1~3、5~13、15~23、25~33、35~43、45~53、56~64、67~75、78~86のいずれか一に記載の液晶表示装置からなり、1フィールド又は1フレーム期間に入射する光の色を切り換えて駆動することによりカラー表示を行うことを特徴とする時分割駆動方式の液晶表示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、プロジェクタ、ノートPC、モニタ等に用いられるアクティブマト リクス型液晶表示装置およびその駆動方法に関するものである。

[0002]

【従来の技術】

マルチメディア時代の進展とともに、液晶表示装置は、プロジェクタ装置に用いられている小型のものから、ノートPC、モニタ等に用いられている大型のものまで、急速に普及が進んできている。特に、薄膜トランジスタで駆動するアクティブマトリクス型液晶表示装置は、単純マトリクス型液晶表示装置に比べて、高解像度、高画質が得られることから、液晶表示装置の主流となっている。

[0003]

図59は、従来のアクティブマトリクス型液晶表示装置の1画素分の等価回路の例を示したものである。同図に示すように、アクティブマトリクス型液晶表示装置の画素は、ゲート電極が走査線5901に接続され、ソース電極及びドレイン電極の一方が信号線5902に接続され、ソース電極及びドレイン電極の他方が画素電極5903に接続されたMOS型トランジスタ(Qn)(以下トランジスタ(Qn)と記す。)5904と、その画素電極5903と蓄積容量電極5905との間に形成された蓄積容量5906と、画素電極5903と対向電極Vcom5907との間に挟まれた液晶5908とで構成されている。現在、液晶表

示装置の大きな応用市場を形成しているノートPCでは、通常、トランジスタ(Qn)5904として、アモルファスシリコン薄膜トランジスタ(以下 a - Si TFTと記す。)又はポリシリコン薄膜トランジスタ(以下 p - Si TFTと記す。)が用いられ、また、液晶材料としては、ツイスティドネマティック液晶(以下TN液晶と記す。)が用いられている。図60は、TN液晶の等価回路を示したものである。図に示すように、TN液晶の等価回路は、液晶の容量成分Cpixと、抵抗Rrおよび容量Crとを並列に接続した回路で表すことができる。ここで、抵抗Rrおよび容量Crは液晶の応答時定数を決定する成分である。

[0004]

このようなTN液晶を、図59に示した画素回路構成により駆動した場合の、 ゲート走査電圧Vg、データ信号電圧Vd、画素電極5903の電圧(以下画素 電圧と記す。)Vpixのタイミングチャートを図61に示す。図に示すように 、ゲート走査電圧Vgが水平走査の期間、ハイレベルVgHとなることによって 、トランジスタ(Qn)5904はオン状態となり、信号線に入力されているデ ータ信号Vdがトランジスタ(Qn)5904を経由して画素電板5903に転 送される。TN液晶は、通常、電圧無印加時に光が透過するモード、いわゆるノ ーマリー・ホワイトモードで動作する。ここでは、データ信号Vdとして、TN 液晶を通した光透過率が高くなる電圧を数フィールドに渡って印加している。水 平走査期間が終了し、ゲート走査電圧Vgがローレベルとなると、トランジスタ (Qn)5904はオフ状態となり、画素電極5903に転送されたデータ信号 は蓄積容量5906、および液晶の容量Cpixにより保持される。この際、画 素電圧Vpixは、トランジスタ(Qn)5904がオフ状態になる時刻におい て、トランジスタ(Qn)5904のゲート・ソース間容量を経由してフィード スルー電圧と呼ばれる電圧シフトを起こす。図には、Vf1、Vf2、Vf3で 示されており、この電圧シフトVf1~Vf3の量は、蓄積容量5906の値を 大きく設計することにより小さくすることができる。画素電圧Vpixは、次の フィールド期間において、再びゲート走査電圧Vgがハイレベルとなり、トラン ジスタ(Qn)5904が選択されるまで保持される。保持された画素電圧Vp ixに応じて、TN液晶がスイッチングし、光透過率T1で示したように、液晶 透過光は暗い状態から明るい状態へ遷移する。この際、図61に示すように、保持期間において、画素電圧Vpixは、各フィールドで、それぞれ△V1、△V2、△V3だけ変動する。これは、液晶の応答にしたがって、液晶の容量が変化することに起因している。通常、この変動ができるだけ小さくなるように、蓄積容量5906を画素容量Cpixに対し、2~3倍以上の大きな値で設計される。以上説明したようにして、図59に示した画素回路構成によってTN液晶を駆動することができる。

[0005]

しかしながら、図61に示した光透過率の変化に示すように、TN液晶の応答時間は通常30~100msecと大きく、高速に移動する物体を表示した場合には残像が生じ、鮮明な表示ができないという問題がある。また、TN液晶は、視野角が狭いという問題も有している。そのため、最近では、高速、広視野角を提供できる、分極を有する液晶材料およびそれら液晶材料を用いた液晶表示装置の研究開発が活発に行われている。分極を有する高速液晶の等価回路は、図62に示すように、抵抗Rspと容量Cspを直列に接続した回路と、分極の回転によって変化しない高周波画素容量Cpixとを並列に接続した回路で表すことができる。等価回路の構成としては、先に図60で示したTN液晶の等価回路と同様であるが、液晶の応答時間を決める抵抗Rspと容量Cspが、TN液晶とは異なり、分極の応答に関与した成分であることを区別するため、別の図として示した。

[0006]

このような分極を有する液晶材料としては、強誘電性液晶、反強誘電性液晶、 無閾反強誘電性液晶、歪螺旋強誘電性液晶、ねじれ強誘電性液晶、単安定強誘電 性液晶等があげられる。それら液晶材料の中で、特に、無閾反強誘電性液晶を用 いた液晶表示装置は、高速、広視野角であるだけでなく、図59に示したような アクティブマトリクス型の駆動を用いることにより階調表示も可能であることが 、例えば、ジャパン・ジャーナル・オブ・アプライド・フィジックス、36巻、 720頁(Japan Journal of Applied Physic s、Volume 36 p. 720、以下参考文献1と記す。)に記載されてい る。

[0007]

図63は、無閾反強誘電性液晶を、図59に示した従来の画素回路構成により 駆動した場合の、ゲート走査電圧Vg、データ信号電圧Vd、画素電圧Vpix のタイミングチャートを示したものである。図に示すように、ゲート走査電圧V gが水平走杳の期間、ハイレベルVgHとなることによって、トランジスタ (Q n) 5904はオン状態となり、信号線に入力されているデータ信号Vdがトラ ンジスタ(Qn)5904を経由して画素電極5903に転送される。無閾反強 誘電性液晶は、通常、電圧無印加時に光が透過しないモード、いわゆるノーマリ ー・ブラックで動作する。水平走査期間が終了し、ゲート走査電圧Vgがローレ ベルとなると、トランジスタ(Qn)5904はオフ状態となり、画素電極59 03に転送されたデータ信号は蓄積容量5906、および液晶の高周波画素容量 Cpixにより保持される。この際、画素電圧Vpixは、トランジスタ(Qn) 5904がオフ状態になる時刻において、前述のTN液晶を駆動した場合と同 様、トランジスタ(Qn)5904のゲート・ソース間容量を経由してフィード スルー電圧と呼ばれる電圧シフトを起こす。さらに、水平走査期間が終了した後 、画素電圧Vpixは、高周波容量Cpixに保持された電荷と、分極による容 量Cspに保持されている電荷の再配分により、図に示すように、各フィールド で、それぞれ Δ V1、 Δ V2、 Δ V3だけ変動する。参考文献1に記載された駆 動方法では、この電圧変動後の画素電圧Vpixにより階調制御する駆動方法が 記載されている。この時、図63において、T1で示したように光透過率が変化 し、図59に示した画素回路構成によって無閾反強誘電性液晶を駆動することが できる。

[0008]

また、分極を持たない高速液晶の例として、OCBモードの液晶を用いた液晶表示装置が、アイ・ディー・アール・シー97のL-66頁(IDRC97、p L-66)に記載されている。OCBモード液晶は、TN液晶のベンド配向を利用したものであり、従来のTN液晶に比べて一桁以上高速にスイッチングすることができる。また、二軸性の位相差補償フィルムを併用することにより、広視

野角な表示を得ることができる。

また、近年、高速液晶、たとえば強誘電性液晶、又は〇CBモード液晶等を用いて、時分割駆動方式のカラー液晶表示装置の研究開発が活発化してきている。たとえば、特開平7-64051には、強誘電性液晶を用いた時分割駆動方式の液晶表示装置が開示されている。また、アイ・ディー・アール・シー97の37頁(IDRC97、p.37)には、〇CBモード液晶を用いた時分割駆動方式カラー液晶表示装置が報告されている。時分割駆動方式の液晶表示装置では、液晶に入射する光を1フィールドの期間に赤色、緑色、青色と順次切り換えることにより、カラー表示を実現する。そのため、少なくとも1フィールド期間の1/3以下で応答する高速液晶が必要となる。時分割駆動方式の液晶表示装置をノートPC、モニタ等の直視型液晶表示装置に適用した場合、カラーフィルタが不要となり、液晶表示装置の低価格化を図ることができる。また、プロジェクタ装置に適用した場合には、3板方式の液晶ライトバルブと同様な高い開口率と、カラー表示を単板の液晶表示装置で実現することができ、小型、軽量、低価格、高輝度な液晶プロジェクタ装置を提供することができる。

[0009]

【発明が解決しようとする課題】

以上説明したような従来の画素構成、駆動方法により、TN液晶、分極を有する強誘電性液晶又は反強誘電性液晶、1フィールド期間内に応答する高速TN液晶を駆動した場合、以下に述べる問題が発生する。

[0010]

前述のように、TN液晶を図59に示した画素構成により駆動した場合、図61に示すように、画素電圧Vpixは、保持期間における液晶容量の変化によってΔV1~ΔV3のの電圧変動が生じる。この電圧変動量は、液晶分子の動作する量により変化するため、同じデータ信号を書き込んだ場合においても、前のフィールドで書き込まれたデータ信号に依存するため、液晶に対して本来書き込みたい電圧を保持期間にわたって常に印加することができないという問題が生じる。その結果、液晶の光透過率は、本来、図61のT0で示される曲線になるべきであるが、前述のようにT1で示される曲線となってしまい、正確な階調表示を

することができない。従来、電圧変動 Δ V $1\sim\Delta$ V3を小さくするために、蓄積容量を大きく設計する解決方法が為されているが、その場合開口率が小さくなるという問題が生じる。

[0011]

[0012]

上述の分極を有する液晶材料を用いた液晶表示装置と同様な問題が、OCBモード液晶を用いた液晶表示装置においても発生する。

[0013]

特開平7-64051には、これらの問題を解決するために、単結晶シリコントランジスタを用いた液晶表示装置が開示されているが、特開平7-64051の図18に示された構成では、ソースフォロワ型のアンプとして動作するトランジスタQ2のリセットが為されないという問題がある。そのため、前に書き込んだデータ信号よりも低い電圧のデータ信号が入力されてもトランジスタQ2はオフ状態のままになっており、そのデータ信号に対応した電圧を出力することがで

きない。また、特開平7-64051の図18に示された構成では、トランジスタQ2は、絵素電極10にデータ信号を出力した後はオフ状態となってしまうため、その後、強誘電性液晶の分極電流が流れると、絵素電極の電圧が変動してしまうという前述した問題と同様の問題が発生する。

[0014]

本発明の目的は、TN液晶、分極を有する強誘電性液晶又は反強誘電性液晶、 および1フィールド期間内に応答するその他の高速液晶を用いた液晶表示装置に おいて、上述の電圧変動ΔV1~ΔV3を無くすことにより、小型、軽量、高開 口率、高速、高視野、高階調、低消費電力、低価格な液晶表示装置を提供するこ とである。

[0015]

【課題を解決するための手段】

上記目的を達成するために、本発明の第1発明の液晶表示装置は、複数の走査線と複数の信号線との各交点付近に夫々配設されたMOS型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、前記MOS型トランジスタ回路は、ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が前記信号線に接続されたMOSトランジスタと、入力電極が前記MOSトランジスタのソース電極及びドレイン電極の他方に接続され、出力電極が画素電極に接続されたMOS型アナログアンプ回路と、前記MOS型アナログアンプ回路と、前記MOS型アナログアンプ回路の入力電極と電圧保持容量電極との間に形成された電圧保持容量とから成ることを特徴としている。

[0016]

好ましくは、上記液晶表示装置において、前記MOS型トランジスタ回路は、 薄膜トランジスタを集積して形成される。

[0017]

また、好ましくは、液晶材料として、ネマティック液晶、又は強誘電性液晶、 又は反強誘電性液晶、又は無閾反強誘電性液晶、又は歪螺旋強誘電性液晶、又は ねじれ強誘電性液晶、又は単安定強誘電性液晶を用い。

[0018]

本発明の第1の液晶表示装置駆動方法は、上記第1発明の液晶表示装置を駆動する方法であって、走査線選択期間では、前記MOSトランジスタを経由してデータ信号を電圧保持容量に記憶させ、走査線選択期間および走査線非選択期間では、前記MOS型アナログアンプ回路を経由して、その記憶されたデータ信号に対応した信号を画素電極に書き込むことを特徴としている。

[0019]

本発明の第2発明の液晶表示装置は、複数の走査線と複数の信号線との各交点付近に夫々配設されたMOS型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、前記MOS型トランジスタ回路は、ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が前記信号線に接続されたn型MOSトランジスタと、ゲート電極が前記n型MOSトランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の他方が前記重素電極に接続されたp型MOSトランジスタと、前記p型MOSトランジスタのゲート電極と電圧保持容量電極との間に形成された電圧保持容量と、前記画素電極と前記電圧保持容量電極との間に形成された電圧保持容量と、前記画素電極と前記電圧保持容量電極の間に接続された抵抗とから成ることを特徴としている。

[0020]

また、本発明の第3発明の液晶表示装置は、複数の走査線と複数の信号線との各交点付近に夫々配設されたMOS型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、前記MOS型トランジスタ回路は、ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が前記信号線に接続されたn型MOSトランジスタと、ゲート電極が前記n型MOSトランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の一方が前記走査線に接続され、ソース電極及びドレイン電極の他方が前記画素電極に接続された第1のp型MOSトランジスタと、前記第1のp型MOSトランジスタのゲート電極と電圧保持容量電極との間に形成された電圧保持容量と、ゲート電極が電圧調整可能な電源線に接続され、ソース電極が前記電圧保持容量電極に接続され、ドレイン電極が前記画素電極に接続され

た第2のp型MOSトランジスタとから成ることを特徴としている。

[0021]

また、本発明の第4発明の液晶表示装置は、複数の走査線と複数の信号線との各交点付近に夫々配設されたMOS型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、前記MOS型トランジスタ回路は、ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が前記信号線に接続されたn型MOSトランジスタと、ゲート電極が前記n型MOSトランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の一方が前記走査線に接続され、ソース電極及びドレイン電極の他方が前記画素電極に接続された第1のp型MOSトランジスタと、前記第1のp型MOSトランジスタのゲート電極と電圧保持容量電極との間に形成された電圧保持容量と、ゲート電極が前記電圧保持容量電極に接続され、ソース電極が電圧調整可能な電源線に接続され、ドレイン電極が前記画素電極に接続された第2のp型MOSトランジスタとから成ることを特徴としている。

[0022]

また、本発明の第5発明の液晶表示装置は、複数の走査線と複数の信号線との各交点付近に夫々配設されたMOS型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、前記MOS型トランジスタ回路は、ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が前記信号線に接続されたn型MOSトランジスタと、ゲート電極が前記n型MOSトランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の一方が前記走査線に接続され、ソース電極及びドレイン電極の他方が前記画素電極に接続された第1のp型MOSトランジスタと、前記第1のp型MOSトランジスタのゲート電極と電圧保持容量電極との間に形成された電圧保持容量と、ゲート電極およびソース電極が前記電圧保持容量電極に接続され、ドレイン電極が前記画素電極に接続された第2のp型MOSトランジスタとから成ることを特徴としている。

[0023]

本発明の第2発明の液晶表示装置において、好ましくは、前記抵抗の値は、液

晶の応答時定数を決めている抵抗成分の値以下に設定する。また、好ましくは、 前記抵抗は、半導体薄膜、又は不純物ドーピングされた半導体薄膜で形成される

[0024]

本発明の第2~5発明において、好ましくは、前記第2のp型MOSトランジスタのソース・ドレイン間抵抗の値が、液晶の応答時定数を決めている抵抗成分の値以下に設定される。また、前記MOS型トランジスタ回路が、薄膜トランジスタを集積して形成されることも好ましい。また、液晶材料が、ネマティック液晶、強誘電性液晶、反強誘電性液晶、無関反強誘電性液晶、歪螺旋強誘電性液晶、ねじれ強誘電性液晶、又は、単安定強誘電性液晶であることも好ましい。

[0025]

また、本発明の第2の液晶表示装置駆動方法は、上記第2~5発明の液晶表示装置を駆動する方法であって、前記電圧保持容量電極には、前記データ信号の最大電圧よりも大きい電圧を供給し、走査線選択期間では、走査パルス信号により、前記n型MOSトランジスタを経由してデータ信号を前記電圧保持容量に記憶させるとともに、前記p型MOSトランジスタ又は前記第1のp型MOSトランジスタを経由して走査パルス信号を前記画素電極に伝達することにより、前記p型MOSトランジスタ又は前記第1のp型MOSトランジスタ又は前記第1のp型MOSトランジスタ又は前記第1のp型MOSトランジスタ又は前記第1のp型MOSトランジスタ又は前記第1のp型MOSトランジスタを経由して、前記記憶されたデータ信号に対応した信号を画素電極に書き込むことを特徴としている。

[0026]

また、本発明の第6発明の液晶表示装置は、複数の走査線と複数の信号線との各交点付近に夫々配設されたMOS型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、前記MOS型トランジスタ回路は、ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が前記信号線に接続されたp型MOSトランジスタと、ゲート電極が前記p型MOSトランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の一方が前記走査線に接続され、ソース電極及びドレイン

電極の他方が前記画素電極に接続されたn型MOSトランジスタと、前記n型MOSトランジスタのゲート電極と電圧保持容量電極との間に形成された電圧保持容量と、前記画素電極と前記電圧保持容量電極の間に接続された抵抗とから成ることを特徴としている。

[0027]

また、本発明の第7発明の液晶表示装置は、複数の走査線と複数の信号線との各交点付近に夫々配設されたMOS型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、前記MOS型トランジスタ回路は、ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が前記信号線に接続されたp型MOSトランジスタと、ゲート電極が前記p型MOSトランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の一方が前記走査線に接続され、ソース電極及びドレイン電極の他方が前記画素電極に接続された第1のn型MOSトランジスタと、前記第1のn型MOSトランジスタのゲート電極と電圧保持容量電極との間に形成された電圧保持容量と、ゲート電極が電圧調整可能なバイアス電源線に接続され、ソース電極が前記電圧保持容量電極に接続され、ドレイン電極が前記画素電極に接続された第2のn型MOSトランジスタとから成ることを特徴としていいる。

[0028]

また、本発明の第8発明の液晶表示装置は、複数の走査線と複数の信号線との各交点付近に夫々配設されたMOS型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、前記MOS型トランジスタ回路は、ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が前記信号線に接続されたp型MOSトランジスタと、ゲート電極が前記p型MOSトランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の一方が前記走査線に接続され、ソース電極及びドレイン電極の他方が前記画素電極に接続された第1のn型MOSトランジスタと、前記第1のn型MOSトランジスタのゲート電極と電圧保持容量電極との間に形成された電圧保持容量と、ゲート電極が前記電圧保持容量電極に接続され、ソース電極が電圧開整可能な電源線に接続され、ドレイン電極が前記画素電極に接続され

た第2のn型MOSトランジスタとから成ることを特徴としている。

[0029]

また、本発明の第9発明の液晶表示装置は、複数の走査線と複数の信号線との各交点付近に夫々配設されたMOS型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、前記MOS型トランジスタ回路は、ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が前記信号線に接続されたp型MOSトランジスタと、ゲート電極が前記p型MOSトランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の一方が前記走査線に接続され、ソース電極及びドレイン電極の他方が前記画素電極に接続された第1のn型MOSトランジスタと、前記第1のn型MOSトランジスタのゲート電極と電圧保持容量電極との間に形成された電圧保持容量と、ゲート電極およびソース電極が前記電圧保持容量電極に接続され、ドレイン電極が前記画素電極に接続された第2のn型MOSトランジスタとから成ることを特徴としている。

[0030]

本発明の第6発明の液晶表示装置において、好ましくは、前記抵抗の値は、液晶の応答時定数を決めている抵抗成分の値以下に設定する。また、前記抵抗は、 半導体薄膜、又は不純物ドーピングされた半導体薄膜で形成することも好ましい

[0031]

また、本発明の第7~9発明において、好ましくは、前記第2のn型MOSトランジスタのソース・ドレイン間抵抗の値が、液晶の応答時定数を決めている抵抗成分の値以下に設定される。

[0032]

本発明の第6~9発明において、好ましくは、前記MOS型トランジスタ回路は、薄膜トランジスタを集積して形成される。また、液晶材料が、ネマティック液晶、強誘電性液晶、反強誘電性液晶、無関反強誘電性液晶、歪螺旋強誘電性液晶、ねじれ強誘電性液晶、又は、単安定強誘電性液晶であることも好ましい。

[0033]

本発明の第3の液晶表示装置駆動方法は、本発明の第6~9の液晶表示装置を駆動する方法であって、前記電圧保持容量電極には、前記データ信号の最小電圧よりも小さい電圧を供給し、走査線選択期間では、走査パルス信号により、前記p型MOSトランジスタを経由してデータ信号を前記電圧保持容量に記憶させるとともに、前記n型MOSトランジスタ又は前記第1のn型MOSトランジスタを経由して走査パルス信号を前記画素電極に伝達することにより、前記n型MOSトランジスタ又は前記第1のn型MOSトランジスタ又は前記第1のn型MOSトランジスタ又は前記第1のn型MOSトランジスタ又は前記第1のn型MOSトランジスタ又は前記第1のn型MOSトランジスタを経由して、前記記憶されたデータ信号に対応した信号を画素電極に書き込むことを特徴としている。

[0034]

本発明の第10発明の液晶表示装置は、複数の走査線と複数の信号線との各交点付近に夫々配設されたMOS型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、前記MOS型トランジスタ回路は、ゲート電極がN番目(Nは2以上の整数)の前記走査線に接続され、ソース電極及びドレイン電極の一方が前記信号線に接続されたn型MOSトランジスタと、ゲート電極が前記n型MOSトランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の一方が(N-1)番目の前記走査線に接続され、ソース電極及びドレイン電極の他方が前記画素電極に接続されたp型MOSトランジスタと、前記p型MOSトランジスタのゲート電極と電圧保持容量電極との間に形成された電圧保持容量と、前記画素電極と前記電圧保持容量電極の間に接続された抵抗とから成ることを特徴としている。

[0035]

本発明の第11発明の液晶表示装置は、複数の走査線と複数の信号線との各交点付近に夫々配設されたMOS型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、前記MOS型トランジスタ回路は、ゲート電極がN番目(Nは2以上の整数)の前記走査線に接続され、ソース電極及びドレイン電極の一方が前記信号線に接続されたn型MOSトランジスタと、ゲート電極が前記n型MOSトランジスタのソース電極及びドレイン電極

の他方に接続され、ソース電極及びドレイン電極の一方が(N-1)番目の前記 走査線に接続され、ソース電極及びドレイン電極の他方が前記画素電極に接続さ れた第1のp型MOSトランジスタと、前記第1のp型MOSトランジスタのゲ ート電極と電圧保持容量電極との間に形成された電圧保持容量と、ゲート電極が 電圧調整可能なバイアス電源線に接続され、ソース電極が前記電圧保持容量電極 に接続され、ドレイン電極が前記画素電極に接続された第2のp型MOSトラン ジスタとから成ることを特徴としている。

[0036]

本発明の第12発明の液晶表示装置は、複数の走査線と複数の信号線との各交点付近に夫々配設されたMOS型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、前記MOS型トランジスタ回路は、ゲート電極がN番目(Nは2以上の整数)の前記走査線に接続され、ソース電極及びドレイン電極の一方が前記信号線に接続されたn型MOSトランジスタと、ゲート電極が前記n型MOSトランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の他方が(N-1)番目の前記走査線に接続され、ソース電極及びドレイン電極の他方が前記画素電極に接続された第1のp型MOSトランジスタと、前記第1のp型MOSトランジスタのゲート電極と電圧保持容量電極との間に形成された電圧保持容量と、ゲート電極が前記電圧保持容量電極に接続され、ソース電極が電圧調整可能な電源線に接続され、ドレイン電極が前記画素電極に接続された第2のp型MOSトランジスタとから成ることを特徴としている。

[0037]

本発明の第13発明の液晶表示装置は、複数の走査線と複数の信号線との各交点付近に夫々配設されたMOS型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、前記MOS型トランジスタ回路は、ゲート電極がN番目(Nは2以上の整数)の前記走査線に接続され、ソース電極及びドレイン電極の一方が前記信号線に接続されたn型MOSトランジスタと、ゲート電極が前記n型MOSトランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の一方が(N-1)番目の前記

走査線に接続され、ソース電極及びドレイン電極の他方が前記画素電極に接続された第1のp型MOSトランジスタと、前記第1のp型MOSトランジスタのゲート電極と電圧保持容量電極との間に形成された電圧保持容量と、ゲート電極およびソース電極が前記電圧保持容量電極に接続され、ドレイン電極が前記画素電極に接続された第2のp型MOSトランジスタとから成ることを特徴とする。

[0038]

本発明の第10発明の液晶表示装置において、好ましくは、前記抵抗の値は、 液晶の応答時定数を決めている抵抗成分の値以下に設定する。また、前記抵抗は 、半導体薄膜、又は不純物ドーピングされた半導体薄膜で形成することも好まし い。

[0039]

本発明の第11~13発明において、好ましくは、前記第2のp型MOSトランジスタのソース・ドレイン間抵抗の値が、液晶の応答時定数を決めている抵抗成分の値以下に設定される。

[0040]

本発明の第10~14発明において、好ましくは、前記MOS型トランジスタ 回路は、薄膜トランジスタを集積して形成される。また、液晶材料が、ネマティック液晶、強誘電性液晶、反強誘電性液晶、無閾反強誘電性液晶、歪螺旋強誘電 性液晶、ねじれ強誘電性液晶、又は、単安定強誘電性液晶であることも好ましい

[0041]

本発明の第4の液晶表示装置駆動方法は、本発明の第10~13発明の液晶表示装置を駆動する方法であって、前記電圧保持容量電極には、前記データ信号の最大電圧よりも大きい電圧を供給し、前ラインの走査線選択期間では、前記p型MOSトランジスタ又は前記第1のp型MOSトランジスタを経由して前ラインの走査パルス信号を前記画素電極に伝達することにより、前記p型MOSトランジスタ又は前記第1のp型MOSトランジスタをリセット状態にし、走査線選択期間では、走査パルス信号により、前記n型MOSトランジスタを経由してデータ信号を前記電圧保持容量に記憶させるとともに、前記p型MOSトランジスタ

又は前記第1のp型MOSトランジスタを経由して、前記記憶されたデータ信号に対応した信号を画素電極に書き込み、走査線選択期間が終了した後も引き続き、前記p型MOSトランジスタ又は前記第1のp型MOSトランジスタを経由して、前記記憶されたデータ信号に対応した信号を画素電極に書き込むことを特徴としている。

[0042]

本発明の第14発明の液晶表示装置は、複数の走査線と複数の信号線との各交点付近に夫々配設されたMOS型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、前記MOS型トランジスタ回路は、ゲート電極がN番目(Nは2以上の整数)の前記走査線に接続され、ソース電極及びドレイン電極の一方が前記信号線に接続されたp型MOSトランジスタと、ゲート電極が前記p型MOSトランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の一方が(N-1)番目の前記走査線に接続され、ソース電極及びドレイン電極の他方が前記画素電極に接続されたn型MOSトランジスタと、前記n型MOSトランジスタのゲート電極と電圧保持容量電極との間に形成された電圧保持容量と、前記画素電極と前記電圧保持容量電極の間に接続された抵抗とから成ることを特徴としている。

[0043]

本発明の第15発明の液晶表示装置は、複数の走査線と複数の信号線との各交点付近に夫々配設されたMOS型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、前記MOS型トランジスタ回路は、ゲート電極がN番目(Nは2以上の整数)の前記走査線に接続され、ソース電極及びドレイン電極の一方が前記信号線に接続されたp型MOSトランジスタと、ゲート電極が前記p型MOSトランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の一方が(N-1)番目の前記走査線に接続され、ソース電極及びドレイン電極の他方が前記画素電極に接続された第1のn型MOSトランジスタと、前記第1のn型MOSトランジスタのゲート電極と電圧保持容量電極との間に形成された電圧保持容量と、ゲート電極が電圧調整可能なバイアス電源線に接続され、ソース電極が前記電圧保持容量電極

に接続され、ドレイン電極が前記画素電極に接続された第2のn型MOSトランジスタとから成ることを特徴としている。

[0044]

本発明の第16発明の液晶表示装置は、複数の走査線と複数の信号線との各交点付近に夫々配設されたMOS型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、前記MOS型トランジスタ回路は、ゲート電極がN番目(Nは2以上の整数)の前記走査線に接続され、ソース電極及びドレイン電極の一方が前記信号線に接続されたp型MOSトランジスタと、ゲート電極が前記p型MOSトランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の他方が(N-1)番目の前記走査線に接続され、ソース電極及びドレイン電極の他方が前記画素電極に接続された第1のn型MOSトランジスタと、前記第1のn型MOSトランジスタのゲート電極と電圧保持容量電極との間に形成された電圧保持容量と、ゲート電極が前記電圧保持容量電極に接続され、ソース電極が電圧調整可能な電源線に接続され、ドレイン電極が前記画素電極に接続された第2のn型MOSトランジスタとから成ることを特徴としている。

[0045]

本発明の第17発明の液晶表示装置は、複数の走査線と複数の信号線との各交点付近に夫々配設されたMOS型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、前記MOS型トランジスタ回路は、ゲート電極がN番目(Nは2以上の整数)の前記走査線に接続され、ソース電極及びドレイン電極の一方が前記信号線に接続されたp型MOSトランジスタと、ゲート電極が前記p型MOSトランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の一方が(N-1)番目の前記走査線に接続され、ソース電極及びドレイン電極の他方が前記画素電極に接続された第1のn型MOSトランジスタと、前記第1のn型MOSトランジスタのゲート電極と電圧保持容量電極との間に形成された電圧保持容量と、ゲート電極およびソース電極が前記電圧保持容量電極に接続され、ドレイン電極が前記画素電極に接続された第2のn型MOSトランジスタとから成ることを特徴としている

[0046]

本発明の第14発明の液晶表示装置において、好ましくは、前記抵抗の値は、 液晶の応答時定数を決めている抵抗成分の値以下に設定する。また、前記抵抗は 、半導体薄膜、又は不純物ドーピングされた半導体薄膜で形成することも好まし い。

[0047]

本発明の第15~17発明において、好ましくは、前記第2のn型MOSトランジスタのソース・ドレイン間抵抗の値が、液晶の応答時定数を決めている抵抗成分の値以下に設定される。

[0048]

本発明の第14~17発明において、好ましくは、前記MOS型トランジスタ 回路は、薄膜トランジスタを集積して形成される。また、液晶材料が、ネマティック液晶、強誘電性液晶、反強誘電性液晶、無関反強誘電性液晶、歪螺旋強誘電 性液晶、ねじれ強誘電性液晶、又は、単安定強誘電性液晶であることも好ましい

[0049]

本発明の第5の液晶表示装置駆動方法は、本発明の第14~17発明の液晶表示装置を駆動する方法であって、前記電圧保持容量電極には、前記データ信号の最小電圧よりも小さい電圧を供給し、前ラインの走査線選択期間では、前記 n型MOSトランジスタ又は前記第1のn型MOSトランジスタを経由して前ラインの走査パルス信号を前記画素電極に伝達することにより、前記 n型MOSトランジスタ又は前記第1のn型MOSトランジスタをリセット状態にし、走査線選択期間では、走査パルス信号により、前記 p型MOSトランジスタを経由してデータ信号を前記電圧保持容量に記憶させるとともに、前記 n型MOSトランジスタ又は前記第1のn型MOSトランジスタを経由して、前記記憶されたデータ信号に対応した信号を画素電極に書き込み、走査線選択期間が終了した後も引き続き、前記 n型MOSトランジスタ又は前記第1のn型MOSトランジスタを経由して、前記記憶されたデータ信号に対応した信号を画素電極に書き込むことを特徴

としている。

[0050]

本発明の第18発明の液晶表示装置は、複数の走査線と複数の信号線との各交点付近に夫々配設されたMOS型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、前記MOS型トランジスタ回路は、ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が前記信号線に接続されたn型MOSトランジスタと、ゲート電極が前記n型MOSトランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の他方が前記画素電極に接続されたp型MOSトランジスタと、前記p型MOSトランジスタのゲート電極と電圧保持容量電極との間に形成された電圧保持容量と、前記画素電極と前記電圧保持容量電極の間に接続された抵抗とから成ることを特徴としている。

[0051]

本発明の第19発明の液晶表示装置は、複数の走査線と複数の信号線との各交点付近に夫々配設されたMOS型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、前記MOS型トランジスタ回路は、ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が前記信号線に接続されたn型MOSトランジスタと、ゲート電極が前記n型MOSトランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の他方が前記画素電極に接続された第1のp型MOSトランジスタと、前記第1のp型MOSトランジスタのゲート電極と電圧保持容量電極との間に形成された電圧保持容量と、ゲート電極が電圧調整可能なバイアス電源線に接続され、ソース電極が前記電圧保持容量電極に接続され、ドレイン電極が前記画素電極に接続され、ドレイン電極が前記画素電極に接続された第2のp型MOSトランジスタとから成ることを特徴とする液晶表示装置。

[0052]

本発明の第20発明の液晶表示装置は、複数の走査線と複数の信号線との各交

点付近に夫々配設されたMOS型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、前記MOS型トランジスタ回路は、ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が前記信号線に接続されたn型MOSトランジスタと、ゲート電極が前記n型MOSトランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の他方が前記画素電極に接続された第1のp型MOSトランジスタと、前記第1のp型MOSトランジスタのゲート電極と電圧保持容量電極との間に形成された電圧保持容量と、ゲート電極が前記電圧保持容量電極に接続され、ソース電極が電圧調整可能な電源線に接続され、ドレイン電極が前記画素電極に接続された第2のp型MOSトランジスタとから成ることを特徴としている。

[0053]

本発明の第21発明の液晶表示装置は、複数の走査線と複数の信号線との各交点付近に夫々配設されたMOS型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、前記MOS型トランジスタ回路は、ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が前記信号線に接続されたn型MOSトランジスタと、ゲート電極が前記n型MOSトランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の他方が前記画素電極に接続された第1のp型MOSトランジスタと、前記第1のp型MOSトランジスタのゲート電極と電圧保持容量電極との間に形成された電圧保持容量と、ゲート電極およびソース電極が前記電圧保持容量電極に接続され、ドレイン電極が前記画素電極に接続された第2のp型MOSトランジスタとから成ることを特徴としている。

[0054]

本発明の第18発明において、好ましくは、前記抵抗の値は、液晶の応答時定数を決めている抵抗成分の値以下に設定する。また、前記抵抗は、半導体薄膜、 又は不純物ドーピングされた半導体薄膜で形成されることが好ましい。

[0055]

本発明の第19~21発明の液晶表示装置において、好ましくは、前記第2のp型MOSトランジスタのソース・ドレイン間抵抗の値が、液晶の応答時定数を決めている抵抗成分の値以下に設定される。

[0056]

本発明の第18~21発明の液晶表示装置において、好ましくは、前記MOS型トランジスタ回路は、薄膜トランジスタを集積して形成される。また、液晶材料が、ネマティック液晶、強誘電性液晶、反強誘電性液晶、無関反強誘電性液晶、歪螺旋強誘電性液晶、ねじれ強誘電性液晶、又は、単安定強誘電性液晶であることも好ましい。

[0057]

本発明の第6の液晶表示装置駆動方法は、本発明の第18~21発明の液晶表示装置を駆動する方法であって、前記電圧保持容量電極には、前記データ信号の最大電圧よりも大きい電圧を供給し、走査線選択期間より前の時間において、前記p型MOSトランジスタ又は前記第1のp型MOSトランジスタを経由してリセット信号を前記画素電極に伝達することにより、前記p型MOSトランジスタ又は前記第1のp型MOSトランジスタをリセット状態にし、走査線選択期間では、走査パルス信号により、前記n型MOSトランジスタを経由してデータ信号を前記電圧保持容量に記憶させるとともに、前記p型MOSトランジスタ又は前記第1のp型MOSトランジスタを経由して、前記記憶されたデータ信号に対応した信号を画素電極に書き込み、走査線選択期間が終了した後も引き続き、前記p型MOSトランジスタ又は前記第1のp型MOSトランジスタを経由して、前記記憶されたデータ信号に対応した信号を画素電極に書き込むことを特徴としている。

[0058]

本発明の第7の液晶表示装置駆動方法は、本発明の第18~21発明の液晶表示装置を駆動する方法であって、前記電圧保持容量電極には、前記データ信号の最大電圧よりも大きい電圧を供給し、走査線選択期間では、走査パルス信号により、前記n型MOSトランジスタを経由してデータ信号を前記電圧保持容量に記憶させるとともに、前記p型MOSトランジスタ又は前記第1のp型MOSトラ

ンジスタを経由してリセット信号を前記画素電極に伝達することにより、前記 p型MOSトランジスタ又は前記第1のp型MOSトランジスタをリセット状態にし、走査線選択期間が終了した後に、前記 p型MOSトランジスタ又は前記第1のp型MOSトランジスタを経由して、前記記憶されたデータ信号に対応した信号を画素電極に書き込むことを特徴としている。

[0059]

本発明の第22発明の液晶表示装置は、複数の走査線と複数の信号線との各交点付近に夫々配設されたMOS型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、前記MOS型トランジスタ回路は、ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が前記信号線に接続されたp型MOSトランジスタと、ゲート電極が前記p型MOSトランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の他方が前記画素電極に接続されたn型MOSトランジスタと、前記n型MOSトランジスタのゲート電極と電圧保持容量電極との間に形成された電圧保持容量と、前記画素電極と前記電圧保持容量電極の間に接続された抵抗とから成ることを特徴としている。

[0060]

本発明の第23発明の液晶表示装置は、複数の走査線と複数の信号線との各交点付近に夫々配設されたMOS型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、前記MOS型トランジスタ回路は、ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が前記信号線に接続されたp型MOSトランジスタと、ゲート電極が前記p型MOSトランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の他方が前記画素電極に接続された第1のn型MOSトランジスタと、前記第1のn型MOSトランジスタと、前記第1のn型MOSトランジスタと、前記第1のn型MOSトランジスタのゲート電極と電圧保持容量電極との間に形成された電圧保持容量と、ゲート電極が電圧調整可能なバイアス電源線に接続され、ソース電極が前記電圧保持容量電極に接続され、ドレイン電極が前記画素電極に

接続された第2のn型MOSトランジスタとから成ることを特徴としている。

本発明の第24発明の液晶表示装置は、複数の走査線と複数の信号線との各交点付近に夫々配設されたMOS型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、前記MOS型トランジスタ回路は、ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が前記信号線に接続されたp型MOSトランジスタと、ゲート電極が前記p型MOSトランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の他方が前記画素電極に接続された第1のn型MOSトランジスタと、前記第1のn型MOSトランジスタのゲート電極と電圧保持容量電極との間に形成された電圧保持容量と、ゲート電極が前記電圧保持容量電極に接続され、ソース電極が電圧調整可能な電源線に接続され、ドレイン電極が前記画素電極に接続された第2のn型MOSトランジスタとから成ることを特徴としている。

[0061]

本発明の第25発明の液晶表示装置は、複数の走査線と複数の信号線との各交点付近に夫々配設されたMOS型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、前記MOS型トランジスタ回路は、ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が前記信号線に接続されたp型MOSトランジスタと、ゲート電極が前記p型MOSトランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の他方が前記画素電極に接続された第1のn型MOSトランジスタと、前記第1のn型MOSトランジスタのゲート電極と電圧保持容量電極との間に形成された電圧保持容量と、ゲート電極およびソース電極が前記電圧保持容量電極に接続され、ドレイン電極が前記画素電極に接続された第2のn型MOSトランジスタとから成ることを特徴としている。

[0062]

本発明の第22発明の液晶表示装置において、好ましくは、前記抵抗の値は、 液晶の応答時定数を決めている抵抗成分の値以下に設定する。また、前記抵抗は 、半導体薄膜、又は不純物ドーピングされた半導体薄膜で形成される。

[0063]

本発明の第23~25発明の液晶表示装置において、好ましくは、前記第2のn型MOSトランジスタのソース・ドレイン間抵抗の値が、液晶の応答時定数を決めている抵抗成分の値以下に設定される。

[0064]

本発明の第22~25発明の液晶表示装置において、好ましくは、前記MOS型トランジスタ回路は、薄膜トランジスタを集積して形成される。また、液晶材料が、ネマティック液晶、強誘電性液晶、反強誘電性液晶、無関反強誘電性液晶、歪螺旋強誘電性液晶、ねじれ強誘電性液晶、又は、単安定強誘電性液晶であることも好ましい。

[0065]

本発明の第8の液晶表示装置駆動方法は、本発明の第22~25発明の液晶表示装置を駆動する方法であって、前記電圧保持容量電極には、前記データ信号の最小電圧よりも小さい電圧を供給し、走査線選択期間より前の時間において、前記 n型MOSトランジスタ又は前記第1のn型MOSトランジスタを経由してリセット信号を前記画素電極に伝達することにより、前記 n型MOSトランジスタ又は前記第1のn型MOSトランジスタをリセット状態にし、走査線選択期間では、走査パルス信号により、前記 p型MOSトランジスタを経由してデータ信号を前記電圧保持容量に記憶させるとともに、前記 n型MOSトランジスタ又は前記第1のn型MOSトランジスタを経由して、前記記憶されたデータ信号に対応した信号を画素電極に書き込み、走査線選択期間が終了した後も引き続き、前記 n型MOSトランジスタ又は前記第1のn型MOSトランジスタを経由して、前記記憶されたデータ信号に対応した信号を画素電極に書き込むことを特徴としている。

[0066]

本発明の第9の液晶表示装置駆動方法は、本発明の第22~25発明の液晶表示装置を駆動する方法であって、前記電圧保持容量電極には、前記データ信号の 最小電圧よりも小さい電圧を供給し、走査線選択期間では、走査パルス信号によ り、前記p型MOSトランジスタを経由してデータ信号を前記電圧保持容量に記憶させるとともに、前記n型MOSトランジスタ又は前記第1のn型MOSトランジスタを経由してリセット信号を前記画素電極に伝達することにより、前記n型MOSトランジスタ又は前記第1のn型MOSトランジスタ又は前記第1のn型MOSトランジスタ又は前記第1のn型MOSトランジスタ又は前記第1のn型MOSトランジスタを経由して、前記記憶されたデータ信号に対応した信号を画素電極に書き込むことを特徴としている。

[0067]

本発明の第26発明の液晶表示装置は、複数の走査線と複数の信号線との各交点付近に夫々配設されたMOS型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、前記MOS型トランジスタ回路は、ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が前記信号線に接続された第1のn型MOSトランジスタと、ゲート電極が前記第1のn型MOSトランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の一方がリセット信号線に接続され、ソース電極及びドレイン電極の他方が前記画素電極に接続された第2のn型MOSトランジスタと、前記第2のn型MOSトランジスタのゲート電極と電圧保持容量電極との間に形成された電圧保持容量と、前記画素電極と前記電圧保持容量電極の間に接続された抵抗とから成ることを特徴としている。

[0068]

本発明の第27発明の液晶表示装置は、複数の走査線と複数の信号線との各交点付近に夫々配設されたMOS型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、前記MOS型トランジスタ回路は、ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が前記信号線に接続された第1のn型MOSトランジスタと、ゲート電極が前記第1のn型MOSトランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の一方がリセット信号線に接続され、ソース電極及びドレイン電極の一方がリセット信号線に接続され、ソース電極及びドレイン電極の他方が前記画素電極に接続された第2のn型MOSトランジスタと、前記第2のn型MOSトランジスタのゲート電極と電圧保持容量電極と

の間に形成された電圧保持容量と、ゲート電極が電圧調整可能なバイアス電源線に接続され、ソース電極が前記電圧保持容量電極に接続され、ドレイン電極が前記画素電極に接続された第3のn型MOSトランジスタとから成ることを特徴としている。

[0069]

本発明の第28発明の液晶表示装置は、複数の走査線と複数の信号線との各交点付近に夫々配設されたMOS型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、前記MOS型トランジスタ回路は、ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が前記信号線に接続された第1のn型MOSトランジスタと、ゲート電極が前記第1のn型MOSトランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の他方が前記画素電極に接続された第2のn型MOSトランジスタと、前記第2のn型MOSトランジスタのゲート電極と電圧保持容量電極との間に形成された電圧保持容量と、ゲート電極が前記電圧保持容量電極に接続され、ソース電極が電圧調整可能なバイアス電源線に接続され、ドレイン電極が前記画素電極に接続され、ドレイン電極が前記画素電極に接続された第3のn型MOSトランジスタとから成ることを特徴としている。

[0070]

本発明の第29発明の液晶表示装置は、複数の走査線と複数の信号線との各交点付近に夫々配設されたMOS型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、前記MOS型トランジスタ回路は、ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が前記信号線に接続された第1のn型MOSトランジスタと、ゲート電極が前記第1のn型MOSトランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の一方がリセット信号線に接続され、ソース電極及びドレイン電極の他方が前記画素電極に接続された第2のn型MOSトランジスタと、前記第2のn型MOSトランジスタのゲート電極と電圧保持容量電極との間に形成された電圧保持容量と、ゲート電極およびソース電極が前記電圧保持

容量電極に接続され、ドレイン電極が前記画素電極に接続された第3のn型MO Sトランジスタとから成ることを特徴としている。

[0071]

本発明の第26発明において、好ましくは、前記抵抗の値は、液晶の応答時定数を決めている抵抗成分の値以下に設定する。また、前記抵抗は、半導体薄膜、 又は不純物ドーピングされた半導体薄膜で形成される。

[0072]

本発明の第27~29発明において、好ましくは、前記第3のn型MOSトランジスタのソース・ドレイン間抵抗の値が、液晶の応答時定数を決めている抵抗成分の値以下に設定される。

[0073]

本発明の第26~29発明において、好ましくは、前記MOS型トランジスタ 回路は、薄膜トランジスタを集積して形成される。また、液晶材料が、ネマティック液晶、強誘電性液晶、反強誘電性液晶、無関反強誘電性液晶、歪螺旋強誘電 性液晶、ねじれ強誘電性液晶、又は、単安定強誘電性液晶であることも好ましい

[0074]

本発明の第10の液晶表示装置の駆動方法は、本発明の第26~29発明の液晶表示装置を駆動する方法であって、前記電圧保持容量電極には、前記データ信号の最小電圧よりも小さい電圧を供給し、走査線選択期間より前の時間において、前記第2のn型MOSトランジスタを経由してリセット信号を前記画素電極に伝達することにより、前記第2のn型MOSトランジスタをリセット状態にし、走査線選択期間では、走査パルス信号により、前記第1のn型MOSトランジスタを経由してデータ信号を前記電圧保持容量に記憶させるとともに、前記第2のn型MOSトランジスタを経由して、前記記憶されたデータ信号に対応した信号を画素電極に書き込み、走査線選択期間が終了した後も引き続き、前記第2のn型MOSトランジスタを経由して、前記記憶されたデータ信号に対応した信号を画素電極に書き込むことを特徴としている。

[0075]

本発明の第11の液晶表示装置の駆動方法は、本発明の第26~29発明の液晶表示装置を駆動する方法であって、前記電圧保持容量電極には、前記データ信号の最小電圧よりも小さい電圧を供給し、走査線選択期間では、走査パルス信号により、前記第1のn型MOSトランジスタを経由してデータ信号を前記電圧保持容量に記憶させるとともに、前記第2のn型MOSトランジスタを経由してリセット信号を前記画素電極に伝達することにより、前記第2のn型MOSトランジスタをリセット状態にし、走査線選択期間が終了した後に、前記第2のn型MOSトランジスタを経由して、前記記憶されたデータ信号に対応した信号を画素電極に書き込むことを特徴としている。

[0076]

本発明の第30の液晶表示装置は、複数の走査線と複数の信号線との各交点付近に夫々配設されたMOS型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、前記MOS型トランジスタ回路は、ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が前記信号線に接続された第1のp型MOSトランジスタと、ゲート電極が前記第1のp型MOSトランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の一方がリセット信号線に接続され、ソース電極及びドレイン電極の他方が前記画素電極に接続された第2のp型MOSトランジスタと、前記第2のp型MOSトランジスタのゲート電極と電圧保持容量電極との間に形成された電圧保持容量と、前記画素電極と前記電圧保持容量電極の間に接続された抵抗とから成ることを特徴としている。

[0077]

本発明の第31発明の液晶表示装置は、複数の走査線と複数の信号線との各交点付近に夫々配設されたMOS型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、前記MOS型トランジスタ回路は、ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が前記信号線に接続された第1のp型MOSトランジスタと、ゲート電極が前記第1のp型MOSトランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の一方がリセット信号線に接続され、ソース電極

及びドレイン電極の他方が前記画素電極に接続された第2のp型MOSトランジスタと、前記第2のp型MOSトランジスタのゲート電極と電圧保持容量電極との間に形成された電圧保持容量と、ゲート電極が電圧調整可能なバイアス電源線に接続され、ソース電極が前記電圧保持容量電極に接続され、ドレイン電極が前記画素電極に接続された第3のp型MOSトランジスタとから成ることを特徴としている。

[0078]

本発明の第32発明の液晶表示装置は、複数の走査線と複数の信号線との各交点付近に夫々配設されたMOS型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、前記MOS型トランジスタ回路は、ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が前記信号線に接続された第1のp型MOSトランジスタと、ゲート電極が前記第1のp型MOSトランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の他方が前記画素電極に接続された第2のp型MOSトランジスタと、前記第2のp型MOSトランジスタのゲート電極と電圧保持容量電極との間に形成された電圧保持容量と、ゲート電極が前記電圧保持容量電極に接続され、ソース電極が電圧調整可能なバイアス電源線に接続され、ドレイン電極が前記画素電極に接続され、ドレイン電極が前記画素電極に接続され、ドレイン電極が前記画素電極に接続された第3のp型MOSトランジスタとから成ることを特徴としている。

[0079]

本発明の第33発明の液晶表示装置は、複数の走査線と複数の信号線との各交点付近に夫々配設されたMOS型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、前記MOS型トランジスタ回路は、ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が前記信号線に接続された第1のp型MOSトランジスタと、ゲート電極が前記第1のp型MOSトランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の他方が前記画素電極に接続された第2のp型MOSトランジ

スタと、前記第2のp型MOSトランジスタのゲート電極と電圧保持容量電極との間に形成された電圧保持容量と、ゲート電極およびソース電極が前記電圧保持容量電極に接続され、ドレイン電極が前記画素電極に接続された第3のp型MOSトランジスタとから成ることを特徴としている。

[0080]

本発明の第30発明の液晶表示装置において、好ましくは、前記抵抗の値は、 液晶の応答時定数を決めている抵抗成分の値以下に設定する。また、前記抵抗は 、半導体薄膜、又は不純物ドーピングされた半導体薄膜で形成される。

[0081]

本発明の第31~33発明の液晶表示装置において、好ましくは、前記第3のp型MOSトランジスタのソース・ドレイン間抵抗の値が、液晶の応答時定数を決めている抵抗成分の値以下に設定される。

[0082]

本発明の第30~33発明の液晶表示装置において、好ましくは、前記MOS型トランジスタ回路は、薄膜トランジスタを集積して形成されてる。また、液晶材料が、ネマティック液晶、強誘電性液晶、反強誘電性液晶、無閾反強誘電性液晶、歪螺旋強誘電性液晶、ねじれ強誘電性液晶、単安定強誘電性液晶であることも好ましい。

[0083]

本発明の第12の液晶表示装置の駆動方法は、本発明の第30~33の液晶表示装置を駆動する方法であって、前記電圧保持容量電極には、前記データ信号の最大電圧よりも大きい電圧を供給し、走査線選択期間より前の時間において、前記第2のp型MOSトランジスタを経由してリセット信号を前記画素電極に伝達することにより、前記第2のp型MOSトランジスタをリセット状態にし、走査線選択期間では、走査パルス信号により、前記第1のp型MOSトランジスタを経由してデータ信号を前記電圧保持容量に記憶させるとともに、前記第2のp型MOSトランジスタを経由して、前記記憶されたデータ信号に対応した信号を画素電極に書き込み、走査線選択期間が終了した後も引き続き、前記第2のp型MOSトランジスタを経由して、前記記憶されたデータ信号に対応した信号を画素

電極に書き込むことを特徴としている。

[0084]

本発明の第13の液晶表示装置駆動方法は、本発明の第30~33の液晶表示装置を駆動する方法であって、前記電圧保持容量電極には、前記データ信号の最大電圧よりも大きい電圧を供給し、走査線選択期間では、走査パルス信号により、前記第1のp型MOSトランジスタを経由してデータ信号を前記電圧保持容量に記憶させるとともに、前記第2のp型MOSトランジスタを経由してリセット信号を前記画素電極に伝達することにより、前記第2のp型MOSトランジスタをリセット状態にし、走査線選択期間が終了した後に、前記第2のp型MOSトランジスタを経由して、前記記憶されたデータ信号に対応した信号を画素電極に書き込むことを特徴としている。

[0085]

本発明の第1~33の液晶表示装置を用い、1フレーム期間に、入射する光の 色を切り換えて駆動することによりカラー表示を行う時分割駆動方式の液晶表示 装置として構成することが好ましい。

[0086]

【発明の実施の形態】

本発明の第1の実施の形態について図面を参照して詳細に説明する。図1は、本発明の液晶表示装置の第1の実施の形態を示す図である。図に示すように、本発明の液晶表示装置は、ゲート電極が走査線101に接続され、ソース電極及びドレイン電極の一方が信号線102に接続されたMOS型トランジスタ(Qn)103と、入力電極がトランジスタ(Qn)103のソース電極及びドレイン電極の他方に接続され、出力電極が画素電極に接続されたアナログアンプ回路104と、前記アナログアンプ回路104の入力電極と電圧保持容量電極105との間に形成された電圧保持容量106と、画素電極107と対向電極108との間でスイッチングさせる液晶109とで構成されている。ここで、MOS型トランジスタ(Qn)103およびアナログアンプ回路104は、p-SiTFTで構成されている。また、アナログアンプ回路104のゲインは1倍に設定されている。

[0087]

以下、この画素構成を用いた液晶表示装置の駆動方法について、図2を用いて 説明する。図2は、図1に示した画素構成により、分極を有する強誘電性液晶、 反強誘電性液晶、又は1フィールド期間内で応答するOCBモード液晶等の高速 液晶を駆動した場合の、ゲート走査電圧Vg、データ信号電圧Vd、アンプ入力 電圧Va、画素電圧Vpixのタイミングチャート、および液晶の光透過率の変 化を示したものである。ここで、液晶は、電圧無印加時に暗い状態となる、いわ ゆるノーマリー・ブラックモードで動作する例を示している。図に示すように、 ゲート走査電圧Vgが水平走査の期間、ハイレベルVgHとなることによって、 トランジスタ103はオン状態となり、信号線に入力されているデータ信号Vd がトランジスタ103を経由してアナログアンプ回路104の入力電極に転送さ れる。水平走査期間が終了し、ゲート走査電圧Vgがローレベルとなると、トラ ンジスタ(Qn)103はオフ状態となり、アナログアンプ回路の入力電極に転 送されたデータ信号は電圧保持容量105により保持される。この際、アンプ入 力電圧Vaは、トランジスタ(Qn)103がオフ状態になる時刻において、ト ランジスタ(Qn)103のゲート・ソース間容量を経由してフィードスルー電 圧と呼ばれる電圧シフトを起こす。図2には、Vf1、Vf2、Vf3で示され ており、この電圧シフトVf1~Vf3の量は、電圧保持容量105の値を大き く設計することにより小さくすることができる。アンプ入力電圧Vaは、次のフ ィールド期間において、再びゲート走査電圧Vgがハイレベルとなり、トランジ スタ(Qn)103が選択されるまで保持される。アナログアンプ回路104は 、次のフィールドでアンプ入力電圧が変化するまでの間、その保持されたアンプ 入力電圧 V a に応じたアナログ階調電圧を出力することができる。この場合、水 平走査期間終了後も画素電極107はアナログアンプ回路104によって駆動さ れるので、従来技術で述べたような液晶の応答に伴う画素電圧Vpixの変動を 無くすことができる。その結果、図2の画素電圧Vpixの波形に示すように、 1フィールド期間にわたって所望の電圧を液晶に印加することができ、液晶光透 過率にも示されるように、1フィールド毎に所望の階調を得ることが可能となる

[0088]

上記実施の形態では、MOS型トランジスタ(Qn)103およびアナログアンプ回路104は、p-SiTFTで形成すると述べたが、a-SiTFT、カドミウム・セレン薄膜トランジスタ(以下CdSeTFTと記す。)等の他の薄膜トランジスタで形成しても良いし、単結晶シリコントランジスタで形成しても良い。また、上記実施の形態では、画素の選択スイッチとして、n型MOSトランジスタを採用しているが、p型MOSトランジスタを採用しても良い。その場合、ゲート走査信号として、選択時にローレベル、非選択時にハイレベルとなるパルス信号を入力する。また、上記実施の形態では、分極を有する強誘電性液晶、反強誘電性液晶、又は1フィールド期間で応答するOCB液晶等の高速液晶を駆動する場合について説明したが、1フィールド期間内で完全に応答しないTN液晶等の他の液晶を駆動する場合についても、より正確な階調表示を実現できるという同様な効果が得られる。

[0089]

以上説明した、第1の実施の形態の液晶表示装置およびその駆動方法を、1フィールド(1フレーム)期間に入射する光の色を切り換えてカラー表示を行う時分割駆動方式の液晶表示装置に適用したところ、色再現性の良い、高階調表示を実現することができた。これは、本発明の液晶表示装置が、分極を有する強誘電性液晶、反強誘電性液晶、又は1フィールド(1フレーム)期間内に応答するOCBモード液晶のような高速液晶を駆動した場合においても、液晶の応答に伴う画素電圧の変動が発生せず、1フィールド(1フレーム)期間毎に所望の階調表示を行うことがでるという特徴によるものである。この際、液晶材料として、無関反強誘電性液晶を用いた。

[0090]

次に本発明の第2の実施の形態について図面を参照して詳細に説明する。図3は、本発明の液晶表示装置の第2の実施の形態を示す図である。図に示すように、本発明の液晶表示装置は、ゲート電極が走査線101に接続され、ソース電極及びドレイン電極の一方が信号線102に接続されたn型MOS型トランジスタ(Qn)301と、ゲート電極がそのn型MOSトランジスタ(Qn)301の

ソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の一方が走査線101に接続され、ソース電極及びドレイン電極の他方が画素電極107に接続されたp型MOSトランジスタ302と、そのp型MOSトランジスタ302のゲート電極と電圧保持容量電極105との間に形成された電圧保持容量106と、画素電極107と電圧保持容量電極105の間に接続された抵抗RLと、画素電極107と対向電極108との間でスイッチングさせる液晶109とで構成されている。ここで、n型MOS型トランジスタ(Qn)301およびp型MOSトランジスタ(Qp)302は、p-SiTFTで構成されている

また、抵抗RL303の値は、液晶の応答時定数を決めている抵抗成分の値以下に設定されている。すなわち、図60、図62に示した液晶等価回路における抵抗Rr、Rspと、抵抗RL303は次式に示す関係となっている。

[0091]

 $RL \leq Rr, RL \leq Rsp$ (1)

たとえば、抵抗Rspが5G Ω である場合には、抵抗RLは1G Ω 程度の値に設定されてる。1G Ω という通常の半導体集積回路では用いられない大きな抵抗は、半導体薄膜か、もしくは不純物ドーピングされた半導体薄膜で形成する。

[0092]

図4は、抵抗RLを、ライトリー・ドーピングされたp型半導体薄膜(p-)で形成した場合の構造例を示したものである。図4には、p型p-SiTFT402のソース・ドレイン電極の一方は走査線405に接続されており、他方は画素電極107に接続されている。ここで、抵抗を形成するp-層404部分は、式(1)で示した条件を満たすように、不純物ドーピングの量、および長さ、幅が設計されている。また、p型p-SiTFT402は、高耐圧化のためにライトリー・ドープト・ドレイン(以下LDDと記す。)構造となっており、工程を簡略化するために、p-SiTFT402のLDDを形成する工程と、抵抗RL(p-)を形成する工程を同時に行っている。

[0093]

次に、抵抗RLを不純物のドーピングされていない半導体薄膜(i層)501で形成した例を図5に示す。ここで、抵抗を形成するi層501の長さ、幅は、式(1)を満たすように設計されている。また、i層501を抵抗RLとして用いる場合には、図に示すように、p型p-SiTFT402の、画素電極107に接続された側のソース・ドレイン電極(p+)403と抵抗RL(i層)501の間に、p型にライトリー・ドーピングされたp-層404を形成しておく。p+層とi層を接触させると、極めて高いショットキー抵抗が形成され、式(1)を満たす抵抗を小面積で形成することができなくなってしまうからである。同様に、電圧保持容量電極105に接続されたp+電極403と、i層501との間には、p-層404が形成されている。

[0094]

次に、抵抗RLを、ライトリー・ドーピングされた n型半導体薄膜(n-)で形成した場合の例を図6に示す。ここで、抵抗を形成するn-層602の部分は、式(1)で示した条件を満たすように、不純物ドーピングの量、および長さ、幅が設計されている。p型p-SiTFT402のソース・ドレイン電極(p+層)403と、n-層602とを接続する場合には、図に示すように、p+層403とn+層601とを金属層407を介して接続し、そのn+層601をn-層602に接触させる。

[0095]

以上、図3に示す抵抗RLを半導体薄膜、不純物ドーピングされた半導体薄膜 で形成する場合について説明したが、式(1)を満たす抵抗であれば、他の材料 を適用してもよい。

[0096]

以下、図3に示した画素構成を用いた液晶表示装置の駆動方法について説明する。図7は、図3に示した画素構成により、分極を有する強誘電性液晶、反強誘電性液晶、又は1フィールド期間内で応答するOCBモード液晶等の高速液晶を駆動した場合の、ゲート走査電圧Vg、データ信号電圧Vd、p型MOSトランジスタ(Qp)302のゲート電圧Va、画素電圧Vpixのタイミングチャート、および液晶の光透過率の変化を示したものである。ここで、液晶は、電圧無

印加時に暗い状態となる、ノーマリー・ブラックモードで動作する例を示している。図に示すように、ゲート走査電圧Vgが水平走査の期間、ハイレベルVgHとなることによって、n型MOSトランジスタ(Qn)301はオン状態となり、信号線に入力されているデータ信号Vdがn型MOSトランジスタ(Qn)301を経由してp型MOSトランジスタ(Qp)302のゲート電極に転送される。一方、その水平走査期間において、画素電極107は、p型MOSトランジスタ(Qp)302を経由してゲート走査電圧VgHが転送されることによりリセット状態となる。ここで、下記に述べるように、p型MOSトランジスタ(Qp)302は、水平走査期間が終了した後、ソースフォロワ型のアナログアンプとして動作するが、水平走査期間において画素電圧VpixがVgHとなることで、p型MOSトランジスタ(Qp)302のリセットが同時に行われる。

[0097]

水平走査期間が終了し、ゲート走査電圧Vgがローレベルとなると、n型MO Sトランジスタ(Qn)301はオフ状態となり、p型MOSトランジスタ(Q p) 302のゲート電極に転送されたデータ信号は電圧保持容量105により保 持される。この際、p型MOSトランジスタのゲート入力電圧Vaは、n型MO Sトランジスタ(Qn)301がオフ状態になる時刻において、n型MOSトラ ンジスタ(Qn)301のゲート・ソース間容量を経由してフィードスルー電圧 と呼ばれる電圧シフトを起こす。図7には、Vf1、Vf2、Vf3で示されて おり、この電圧シフトVf1~Vf3の量は、電圧保持容量105の値を大きく 設計することにより小さくすることができる。p型MOSトランジスタ(Qp) 302のゲート入力電圧Vaは、次のフィールド期間において、再びゲート走査 電圧Vgがハイレベルとなり、n型MOSトランジスタ(Qn)301が選択さ れるまで保持される。一方、p型MOSトランジスタ(Qp)302は、水平走 査期間にリセットが完了しており、画素電極107をソース電極としたソースフ オロワ型アナログアンプとして動作する。この際、電圧保持容量電極105には 、p型MOSトランジスタ(Qp)302をアナログアンプとして動作させるた めに、少なくとも (Vdmax-Vtp) よりも高い電圧を供給しておく。ここ で、Vdmaxはデータ信号Vdの最大値、Vtpはp型MOSトランジスタ(Qp) 302の閾値電圧である。p型MOSトランジスタ(Qp) 302は、次のフィールドでゲート走査電圧がVgHとなってリセットが行われるまでの間、その保持されたゲート入力電圧Vaに応じたアナログ階調電圧を出力することができる。その出力電圧は、p型MOSトランジスタのトランス・コンダクタンスgmpと抵抗RL303との値によって変わるが、およそ次の式で表される。

[0098]

Vpix = Va - Vtp

(2)

ここで、Vtpは、通常負の値であるので、図7に示すように、VpixはVaよりもp型MOSトランジスタ(Qp)302の閾値電圧の絶対値だけ高い電圧となる。 このように、従来技術で述べたような液晶の応答に伴う画素電圧Vpixの変動を無くすことができるようになり、図7の液晶光透過率にも示されるように、1フィールド毎に所望の階調を得ることが可能となる。

[0099]

また、本発明の液晶表示装置では、アナログアンプとして動作するp型MOSトランジスタ(Qp)302の電源およびリセット電源として走査電圧を利用するとともに、アンプのリセットをp型MOSトランジスタ(Qp)302自身で行う構成となっているため、電源線、リセット電源線、リセットスイッチ等の配線、回路が不要となっている。その結果、従来よりも小面積でアナログアンプを構成でき、高開口率化を図るのに顕著な効果が得られる。

[0100]

また、上記実施の形態では、n型MOS型トランジスタ(Qn)301およびp型MOSトランジスタ(Qp)302は、p-SiTFTで形成すると述べたが、a-SiTFT、CdSeTFT等の他の薄膜トランジスタで形成しても良いし、単結晶シリコントランジスタで形成しても良い。

[0101]

次に、図3に示した本発明の液晶表示装置を用いてTN液晶を駆動する方法について説明する。図8は、その場合のゲート走査電圧Vg、データ信号電圧Vd、p型MOSトランジスタ(Qp)302のゲート電圧Va、画素電圧Vpixのタイミングチャート、および液晶の光透過率の変化を示したものである。ここ

で、液晶は、電圧無印加時に明るい状態となる、ノーマリー・ホワイトモードで動作する例を示している。また、データ信号Vdとして、数フィールドにわたって、明るい状態にする信号電圧を印加した例を示している。駆動方法としては、前述の図7で示したものと同様である。TN液晶は、応答時間が数十msec~100msec程度あるため、図8に示すように数フィールドかかって明るい状態に遷移していく。その間、TN液晶の分子がスイッチングすることにより液晶容量が変化し、従来の液晶表示装置では、前述の図61に示したように、画素電圧Vpixが変動してしまうため、本来の液晶光透過率T0を得ることができない。それに対し、本発明の液晶表示装置においては、p型MOSトランジスタ(Qp)302がアンプとして動作し、TN液晶の容量の変化に影響されることなく液晶109に一定の電圧を印加し続けることができるので、本来の光透過率が得られ、正確な階調表示を行うことができる。

[0102]

次に、図3に示した本発明の液晶表示装置において、抵抗RL303の値を変化させた時の画素電圧Vpixの変化について説明する。図9は、図3における抵抗RL303の値を、図62における液晶抵抗Rspに対し、①Rsp/4、②Rsp、③2×Rspと変えた場合の画素電圧Vpixの変化の様子を示したものである。図に示すように、抵抗RL303の値を液晶抵抗Rspよりも大きくした場合(③)、正極性の信号を書き込むフィールドにおいて、画素電圧Vpixは大きな変動を示す。これに対し、抵抗RL303の値を液晶抵抗Rsp以下にした場合(①、②)には、画素電圧Vpixの変動はほとんど無くなる。抵抗RL303の値を液晶抵抗Rsp以下にした場合(②)において、若干の変動が認められるが、その変動している期間は1フィールド期間に比べて非常に短い期間であり、階調表示制御を行う上で影響は無い。

[0103]

以上説明した理由により、図3に示す液晶表示装置において、抵抗RL303 は前述の式(1)で示された条件を満たすように設計される。実際には、画素電 圧Vpixの変動量と消費電力を考慮して、抵抗RL303の値を決定する。消 費電力を小さくするためには、画素電圧Vpixの変動が液晶光透過率に影響を 及ぼさない範囲内で抵抗RL303の値はできるだけ大きく設計するのが望ましい。

[0104]

以上説明した、第2の実施の形態の液晶表示装置およびその駆動方法を、1フィールド(1フレーム)期間に入射する光の色を切り換えてカラー表示を行う時分割駆動方式の液晶表示装置に適用したところ、色再現性の良い、高階調表示を実現することができた。これは、本発明の液晶表示装置が、分極を有する強誘電性液晶、反強誘電性液晶、又は1フィールド(1フレーム)期間内に応答するOCBモード液晶のような高速液晶を駆動した場合においても、液晶の応答に伴う画素電圧の変動が発生せず、1フィールド(1フレーム)期間毎に所望の階調表示を行うことがでるという特徴によるものである。この際、液晶材料として、無関反強誘電性液晶を用いた。

[0105]

次に本発明の第3の実施の形態について図面を参照して詳細に説明する。図1 0は、本発明の液晶表示装置の第3の実施の形態を示す図である。図に示すよう に、本発明の液晶表示装置は、ゲート電極が走査線101に接続され、ソース電 極及びドレイン電極の一方が信号線102に接続されたn型MOS型トランジス タ(Qn)1001と、ゲート電極がそのn型MOSトランジスタ(Qn)10 01のソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン 電極の一方が走査線101に接続され、ソース電極及びドレイン電極の他方が画 素電極107に接続された第1のp型MOSトランジスタ(Qp1)1002と 、その第1のp型MOSトランジスタ(Qp1)1002のゲート電極と電圧保 持容量電極105との間に形成された電圧保持容量106と、ゲート電極がバイ アス電源VBに接続され、ソース電極が前記電圧保持容量電極105に接続され 、ドレイン電極が前記画素電極に接続された第2のp型MOSトランジスタ(Q p 2) 1003と、画素電極107と対向電極108との間でスイッチングさせ る液晶109とで構成されている。ここで、n型MOS型トランジスタ(Qn) 1001、および第1、第2のp型MOSトランジスタ(Qp1)1002、(Qp2)1003は、p-SiTFTで構成されている。ここで、第2のp型M

OSトランジスタ(Qp2)1003のゲート電極に供給するバイアス電源VB 1004は、第2のp型MOSトランジスタ(Qp2)1003のソースドレイ ン間抵抗Rdspが、液晶の応答時定数を決めている抵抗成分の値以下となるよ うに設定されている。すなわち、図60、図62に示した液晶等価回路における 抵抗Rr、Rspと、ソース・ドレイン間抵抗Rdspは次式に示す関係となっ ている。 Rdsp \leq Rr、Rdsp \leq Rsp (3)

[0106]

たとえば、抵抗Rspが5GQである場合には、ソース・ドレイン間抵抗Rdspが1GQを越えないようなバイアス電源VB1004が供給される。図11は、第2のp型MOSトランジスタ(Qp2)1003のドレイン電流・ゲート電圧特性と動作点を示したものである。図の例では、第2のp型MOSトランジスタ(Qp2)1003のゲート・ソース間電圧(VB-VCH)を-3V程度に設定している。たとえば、電圧保持容量電圧VCHを20V、VBを17Vに設定する。その結果、第2のp型MOSトランジスタ(Qp2)1003のドレイン電流はおよそ1E-8(A)となり、ソース・ドレイン間電圧Vdspがー10Vの時、ソース・ドレイン間抵抗Rdspは1GQとなる。また、第2のp型MOSトランジスタ(Qp2)1003は、弱反転領域で動作しており、ソース・ドレイン間電圧Vdspが一2~-14Vと変化しても、ドレイン電流はほぼ一定である。第2のp型MOSトランジスタ(Qp2)1003は、第1のp型MOSトランジスタ(Qp1)1002をアナログアンプとして動作させる場合の、バイアス電流源として動作している。

[0107]

以上説明した、図10に示す第3の実施の形態の液晶表示装置の駆動方法は、 先に図3に示した第2の実施の形態の液晶表示装置の駆動方法と同様である。す なわち、分極を有する強誘電性液晶、反強誘電性液晶、および1フィールド期間 内に応答するOCBモード液晶のような高速液晶を駆動した場合には、画素電圧 Vpix、液晶光透過率は図7に示したものと同様であり、TN液晶を駆動した 場合には、図8に示したものと同様である。

[0108]

すなわち、図10に示した液晶表示装置を用いれば、第2の実施の形態と同様に、液晶の応答に伴う画素電圧Vpixの変動を無くすことができるようになり、1フィールド毎に所望の階調を得ることが可能となる。

[0109]

また、図10に示した液晶表示装置では、アナログアンプとして動作する第1のp型MOSトランジスタ(Qp1)1002の電源およびリセット電源として走査電圧を利用するとともに、アンプのリセットを第1のp型MOSトランジスタ(Qp1)1002自身で行う構成となっているため、電源線、リセット電源線、リセットスイッチ等の配線、回路が不要となっている。その結果、従来よりも小面積でアナログアンプを構成でき、高開口率化を図るのに顕著な効果が得られる。

[0110]

また、上記実施の形態では、n型MOS型トランジスタ(Qn)1001、第 1、第2のp型MOSトランジスタ(Qp1)1002、(Qp2)1003は、p-SiTFTで形成すると述べたが、a-SiTFT、CdSeTFT等の 他の薄膜トランジスタで形成しても良いし、単結晶シリコントランジスタで形成 しても良い。

[0111]

以上説明した、第3の実施の形態の液晶表示装置およびその駆動方法を、1フィールド(1フレーム)期間に入射する光の色を切り換えてカラー表示を行う時分割駆動方式の液晶表示装置に適用したところ、色再現性の良い、高階調表示を実現することができた。これは、本発明の液晶表示装置が、分極を有する強誘電性液晶、反強誘電性液晶、又は1フィールド(1フレーム)期間内に応答するOCBモード液晶のような高速液晶を駆動した場合においても、液晶の応答に伴う画素電圧の変動が発生せず、1フィールド(1フレーム)期間毎に所望の階調表示を行うことがでるという特徴によるものである。この際、液晶材料として、無閾反強誘電性液晶を用いた。

[0112]

次に本発明の第4の実施の形態について図面を参照して詳細に説明する。図1

2は、本発明の液晶表示装置の第4の実施の形態を示す図である。図に示すように、本発明の液晶表示装置は、ゲート電極が走査線101に接続され、ソース電極及びドレイン電極の一方が信号線102に接続されたn型MOS型トランジスタ(Qn)1001と、ゲート電極がそのn型MOSトランジスタ(Qn)1001のソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の一方が走査線101に接続され、ソース電極及びドレイン電極の他方が画素電極107に接続された第1のp型MOSトランジスタ(Qp1)1002と、その第1のp型MOSトランジスタ(Qp1)1002のゲート電極と電圧保持容量電極105との間に形成された電圧保持容量106と、ゲート電極が電圧保持容量電極105に接続され、ソース電極がソース電源VS1201に接続され、ドレイン電極が画素電極107に接続された第2のp型MOSトランジスタ(Qp2)1003と、画素電極107と対向電極108との間でスイッチングさせる液晶109とで構成されている。ここで、n型MOS型トランジスタ(Qn)1001、および第1、第2のp型MOSトランジスタ(Qp1)1002、(Qp2)1003は、p-SiTFTで構成されている。

[0113]

また、第2のp型MOSトランジスタ(Qp2)1003のソース電極に供給するソース電源VS1201は、第2のp型MOSトランジスタ(Qp2)1003のソースドレイン間抵抗Rdspが、液晶の応答時定数を決めている抵抗成分の値以下となるように設定されている。すなわち、図60、図62に示した液晶等価回路における抵抗Rr、Rspと、ソース・ドレイン間抵抗Rdspは、前述の式(3)に示された関係となっており、たとえば、抵抗Rspが5GQである場合には、ソース・ドレイン間抵抗Rdspが1GQを越えないようなソース電源VS1201が供給される。第2のp型MOSトランジスタ(Qp2)1003の動作点は、前述の図11に示した動作点と同様である。すなわち、図の例では、第2のp型MOSトランジスタ(Qp2)1003のゲート・ソース間電圧(VCH-VS)を-3V程度に設定している。たとえば、電圧保持容量電圧VCHを17V、VSを20Vに設定する。その結果、第2のp型MOSトランジスタ(Qp2)1003のドレイン電流はおよそ1E-8(A)となり、ソ

ース・ドレイン間電圧Vdspがー10Vの時、ソース・ドレイン間抵抗Rdspは $1G\Omega$ となる。また、第2op型MOSトランジスタ(Qp2)1003は、弱反転領域で動作しており、ソース・ドレイン間電圧Vdspがー $2\sim-14$ Vと変化しても、ドレイン電流はほぼ一定である。第2op型MOSトランジスタ(Qp2)1003は、第1op型MOSトランジスタ(Qp1)1002をアナログアンプとして動作させる場合の、バイアス電流源として動作している。

[0114]

以上説明した、図12に示す第4の実施の形態の液晶表示装置の駆動方法は、 先に示した第2、第3の実施の形態の液晶表示装置の駆動方法と同様である。す なわち、分極を有する強誘電性液晶、反強誘電性液晶、および1フィールド期間 内に応答するOCBモード液晶のような高速液晶を駆動した場合には、画素電圧 Vpix、液晶光透過率は図7に示したものと同様であり、TN液晶を駆動した 場合には、図8に示したものと同様である。

[0115]

すなわち、図12に示した液晶表示装置を用いれば、第2、第3の実施の形態と同様に、液晶の応答に伴う画素電圧Vpixの変動を無くすことができるようになり、1フィールド毎に所望の階調を得ることが可能となる。

[0116]

また、図12に示した液晶表示装置では、アナログアンプとして動作する第1のp型MOSトランジスタ(Qp1)1002の電源およびリセット電源として走査電圧を利用するとともに、アンプのリセットを第1のp型MOSトランジスタ(Qp1)1002自身で行う構成となっているため、電源線、リセット電源線、リセットスイッチ等の配線、回路が不要となっている。その結果、従来よりも小面積でアナログアンプを構成でき、高開口率化を図るのに顕著な効果が得られる。

[0117]

また、上記実施の形態では、n型MOS型トランジスタ(Qn)1001、第 1、第2のp型MOSトランジスタ(Qp1)1002、(Qp2)1003は、p-SiTFTで形成すると述べたが、a-SiTFT、CdSeTFT等の 他の薄膜トランジスタで形成しても良いし、単結晶シリコントランジスタで形成 しても良い。

[0118]

以上説明した、第4の実施の形態の液晶表示装置およびその駆動方法を、1フィールド(1フレーム)期間に入射する光の色を切り換えてカラー表示を行う時分割駆動方式の液晶表示装置に適用したところ、色再現性の良い、高階調表示を実現することができた。これは、本発明の液晶表示装置が、分極を有する強誘電性液晶、反強誘電性液晶、又は1フィールド(1フレーム)期間内に応答するOCBモード液晶のような高速液晶を駆動した場合においても、液晶の応答に伴う画素電圧の変動が発生せず、1フィールド(1フレーム)期間毎に所望の階調表示を行うことがでるという特徴によるものである。この際、液晶材料として、無関反強誘電性液晶を用いた。

[0119]

次に本発明の第5の実施の形態について図面を参照して詳細に説明する。図1 3は、本発明の液晶表示装置の第5の実施の形態を示す図である。図に示すよう に、本発明の液晶表示装置は、ゲート電極が走査線101に接続され、ソース電 極及びドレイン電極の一方が信号線102に接続されたn型MOS型トランジス タ(Qn)1001と、ゲート電極がそのn型MOSトランジスタ(Qn)10 01のソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン 電極の一方が走査線101に接続され、ソース電極及びドレイン電極の他方が画 素電極107に接続された第1のp型MOSトランジスタ(Qp1)1002と 、その第1のp型MOSトランジスタ(Qp1)1002のゲート電極と電圧保 持容量電極105との間に形成された電圧保持容量106と、ゲート電極および ソース電極が電圧保持容量電極105に接続され、ドレイン電極が画素電極10 7に接続された第2のp型MOSトランジスタ(Qp2)1003と、画素電極 107と対向電極108との間でスイッチングさせる液晶109とで構成されて いる。ここで、n型MOS型トランジスタ(Qn)1001、および第1、第2 のp型MOSトランジスタ(Qp1)1002、(Qp2)1003は、p-S iTFTで構成されている。

[0120]

また、第2のp型MOSトランジスタ(Qp2)1003のゲート電極とソー ス電極はともに電圧保持容量電極105に接続されているため、第2のp型MO Sトランジスタ(Qp2)1003のゲート・ソース間電圧Vgspは0Vとな る。このバイアス条件下で、第2のp型MOSトランジスタ(Qp2)のソース ・ドレイン間抵抗 R d s p が前述の式 (3) を満たすように、第2のp型MOS トランジスタ(Qp2)1003の閾値電圧をチャネル・ドーズにより正側にシ フト制御している。図14は、第2のp型MOSトランジスタ(Qp2)100 3のドレイン電流・ゲート電圧特性と、動作点を示したものである。図に示すよ うに、ゲート・ソース間電圧がOVの時、ドレイン電流が約1E-8(A)とな るように、チャネルドーズにより、閾値電圧が正側にシフト制御されている。そ の結果、第2のp型MOSトランジスタ(Qp2)1003のドレイン電流はお よそ1E-8(A)となり、ソース・ドレイン間電圧Vdspが-10Vの時、 ソース・ドレイン間抵抗Rdspは1GΩとなる。また、第2のp型MOSトラ ンジスタ(Qp2)1003は、弱反転領域で動作しており、ソース・ドレイン 間電圧Vdspが-2~-14Vと変化しても、ドレイン電流はほぼ一定である 。第2のp型MOSトランジスタ(Qp2)1003は、第1のp型MOSトラ ンジスタ(Qp1)1002をアナログアンプとして動作させる場合の、バイア ス電流源として動作している。

[0121]

第5の実施の形態では、第3、第4の実施の形態で必要であった、バイアス電源VB1004、ソース電源VS1201が不要となっているが、チャネルドーズ工程が余分に必要となる。

[0122]

以上説明した、図13に示す第5の実施の形態の液晶表示装置の駆動方法は、 先に示した第2~第4の実施の形態の液晶表示装置の駆動方法と同様である。す なわち、分極を有する強誘電性液晶、反強誘電性液晶、および1フィールド期間 内に応答するOCBモード液晶のような高速液晶を駆動した場合には、画素電圧 Vpix、液晶光透過率は図7に示したものと同様であり、TN液晶を駆動した 場合には、図8に示したものと同様である。

[0123]

すなわち、図13に示した液晶表示装置を用いれば、第2~第4の実施の形態 と同様に、液晶の応答に伴う画素電圧Vpixの変動を無くすことができるよう になり、1フィールド毎に所望の階調を得ることが可能となる。

[0124]

また、図13に示した液晶表示装置では、アナログアンプとして動作する第1のp型MOSトランジスタ(Qp1)1002の電源およびリセット電源として走査電圧を利用するとともに、アンプのリセットを第1のp型MOSトランジスタ(Qp1)1002自身で行う構成となっているため、電源線、リセット電源線、リセットスイッチ等の配線、回路が不要となっている。その結果、従来よりも小面積でアナログアンプを構成でき、高開口率化を図るのに顕著な効果が得られる。

[0125]

また、上記実施の形態では、n型MOS型トランジスタ(Qn)1001、第 1、第2のp型MOSトランジスタ(Qp1)1002、(Qp2)1003は、p-SiTFTで形成すると述べたが、a-SiTFT、CdSeTFT等の他の薄膜トランジスタで形成しても良いし、単結晶シリコントランジスタで形成しても良い。

[0126]

以上説明した、第5の実施の形態の液晶表示装置およびその駆動方法を、1フィールド(1フレーム)期間に入射する光の色を切り換えてカラー表示を行う時分割駆動方式の液晶表示装置に適用したところ、色再現性の良い、高階調表示を実現することができた。これは、本発明の液晶表示装置が、分極を有する強誘電性液晶、反強誘電性液晶、又は1フィールド(1フレーム)期間内に応答するOCBモード液晶のような高速液晶を駆動した場合においても、液晶の応答に伴う画素電圧の変動が発生せず、1フィールド(1フレーム)期間毎に所望の階調表示を行うことがでるという特徴によるものである。この際、液晶材料として、無関反強誘電性液晶を用いた。

[0127]

次に本発明の第6の実施の形態について図面を参照して詳細に説明する。図15は、本発明の液晶表示装置の第6の実施の形態を示す図である。図に示すように、本発明の液晶表示装置は、ゲート電極が走査線101に接続され、ソース電極及びドレイン電極の一方が信号線102に接続されたp型MOS型トランジスタ(Qp)1501のソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の一方が走査線101に接続され、ソース電極及びドレイン電極の他方が画素電極107に接続されたn型MOSトランジスタ(Qn)1502と、そのn型MOSトランジスタ(Qn)1502と、そのn型MOSトランジスタ(Qn)1502と、でョ素電極107と電圧保持容量電極105との間に形成された電圧保持容量106と、画素電極107と対向電極108との間でスイッチングさせる液晶109とで構成されている。ここで、p型MOS型トランジスタ(Qp)1502は、p-SiTFTで構成されている。

[0128]

また、抵抗RL1503の値は、液晶の応答時定数を決めている抵抗成分の値以下に設定されている。すなわち、図60、図62に示した液晶等価回路における抵抗Rr、Rspと、抵抗RL1503は前述の式(1)に示す関係となっている。

[0129]

たとえば、抵抗Rspが5G Ω である場合には、抵抗RLは1G Ω 程度の値に設定されてる。1G Ω という通常の半導体集積回路では用いられない大きな抵抗は、第2の実施の形態と同様に、半導体薄膜か、もしくは不純物ドーピングされた半導体薄膜で形成する。

[0130]

図16は、抵抗RL1503を、ライトリー・ドーピングされたn型半導体薄膜(n-)で形成した場合の構造例を示したものである。図16には、n型p-SiTFT1601の構造も示してある。図に示すように、n型p-SiTFT1

601のソース・ドレイン電極の一方は走査線405に接続されており、他方は 画素電極107に接続されている。ここで、抵抗を形成するn-層部分は、式(1)で示した条件を満たすように、不純物ドーピングの量、および長さ、幅が設計されている。また、n型p-SiTFT1601は、高耐圧化のためにライトリー・ドープト・ドレイン(以下LDDと記す。)構造となっており、工程を簡略化するために、p-SiTFTのLDDを形成する工程と、抵抗RL(n-)を形成する工程を同時に行っている。

[0131]

次に、抵抗RLを不純物のドーピングされていない半導体薄膜(i層)501で形成した例を図17に示す。ここで、抵抗を形成するi層501の長さ、幅は、式(1)を満たすように設計されている。また、i層501を抵抗RLとして用いる場合には、図に示すように、n型p-SiTFT1601の、画素電極107に接続された側のソース・ドレイン電極(n+)601と抵抗RL(i層)501の間に、n型にライトリー・ドーピングされたn-層602を形成しておく。n+層とi層を接触させると、極めて高いショットキー抵抗が形成され、式(1)を満たす抵抗を小面積で形成することができなくなってしまうからである。同様に、電圧保持容量電極105に接続されたn+電極601と、i層501との間には、n-層602が形成されている。

[0132]

次に、抵抗RLを、ライトリー・ドーピングされたp型半導体薄膜(p-)で 形成した場合の例を図18に示す。ここで、抵抗を形成するp-層404の部分 は、式(1)で示した条件を満たすように、不純物ドーピングの量、および長さ 、幅が設計されている。n型p-SiTFT1601のソース・ドレイン電極(n+層)601と、p-層404とを接続する場合には、図に示すように、n+層 601とp+層403とを金属層407を介して接続し、そのp+層403をp-層404に接触させる。

[0133]

以上、図15に示す抵抗RLを半導体薄膜、不純物ドーピングされた半導体薄膜で形成する場合について説明したが、式(1)を満たす抵抗であれば、他の材

料を適用してもよい。

[0134]

以下、図3に示した画素構成を用いた液晶表示装置の駆動方法について説明す る。図19は、図15に示した画素構成により、分極を有する強誘電性液晶、反 強誘電性液晶、又は1フィールド期間内で応答するOCBモード液晶等の高速液 晶を駆動した場合の、ゲート走査電圧Vg、データ信号電圧Vd、n型MOSト ランジスタ(Qn)1502のゲート電圧Va、画素電圧Vpixのタイミング チャート、および液晶の光透過率の変化を示したものである。ここで、液晶は、 電圧無印加時に暗い状態となる、ノーマリー・ブラックモードで動作する例を示 している。図に示すように、ゲート走査電圧Vgが水平走査の期間、ローレベル VgLとなることによって、p型MOSトランジスタ(Qp)1501はオン状 態となり、信号線に入力されているデータ信号Vdがp型MOSトランジスタ(Qp) 1501を経由してn型MOSトランジスタ(Qn) 1502のゲート電 極に転送される。一方、その水平走査期間において、画素電極107は、n型M OSトランジスタ(Qn)1502を経由してゲート走査電圧VgLが転送され ることによりリセット状態となる。ここで、下記に述べるように、n型MOSト ランジスタ(Qn)1502は、水平走査期間が終了した後、ソースフォロワ型 のアナログアンプとして動作するが、水平走査期間において画素電圧Vpixが VgLとなることで、n型MOSトランジスタ(Qn)1502のリセットが同 時に行われる。

[0135]

水平走査期間が終了し、ゲート走査電圧Vgがハイレベルになると、p型MOSトランジスタ(Qp)1501はオフ状態となり、n型MOSトランジスタ(Qn)1502のゲート電極に転送されたデータ信号は電圧保持容量105により保持される。この際、n型MOSトランジスタのゲート入力電圧Vaは、p型MOSトランジスタ(Qp)1501がオフ状態になる時刻において、p型MOSトランジスタ(Qp)1501のゲート・ソース間容量を経由してフィードスルー電圧と呼ばれる電圧シフトを起こす。図19には、Vf1、Vf2、Vf3で示されており、この電圧シフトVf1~Vf3の量は、電圧保持容量105の

値を大きく設計することにより小さくすることができる。 n型MOSトランジスタ (Qn) 1502のゲート入力電圧Vaは、次のフィールド期間において、再びゲート走査電圧Vgがローレベルとなり、p型MOSトランジスタ (Qp) 1501が選択されるまで保持される。一方、n型MOSトランジスタ (Qn) 1502は、水平走査期間にリセットが完了しており、画素電極107をソース電極としたソースフォロワ型アナログアンプとして動作する。この際、電圧保持容量電極105には、n型MOSトランジスタ (Qn) 1502をアナログアンプとして動作させるために、少なくとも(Vdmin-Vtn)よりも低い電圧を供給しておく。ここで、Vdminはデータ信号Vdの最小値、Vtnはn型MOSトランジスタ (Qn) 1502は、次のフィールドでゲート走査電圧がVgLとなってリセットが行われるまでの間、その保持されたゲート入力電圧Vaに応じたアナログ階調電圧を出力することができる。その出力電圧は、n型MOSトランジスタ (Qn) 1502のトランス・コンダクタンスgmnと抵抗RL1503との値によって変わるが、およそ次の式で表される。

$$V p i x = V a - V t n$$

(4)

[0136]

ここで、Vtnは、通常正の値であるので、図19に示すように、Vpixは Vaよりもn型MOSトランジスタ(Qn)1502の閾値電圧だけ低い電圧と なる。

このように、従来技術で述べたような液晶の応答に伴う画素電圧 V p i x の変動を無くすことができるようになり、図19の液晶光透過率にも示されるように、1フィールド毎に所望の階調を得ることが可能となる。

[0137]

また、本発明の液晶表示装置では、アナログアンプとして動作するn型MOSトランジスタ(Qn)1502の電源およびリセット電源として走査電圧を利用するとともに、アンプのリセットをn型MOSトランジスタ(Qn)1502自身で行う構成となっているため、電源線、リセット電源線、リセットスイッチ等の配線、回路が不要となっている。その結果、従来よりも小面積でアナログアン

プを構成でき、高開口率化を図るのに顕著な効果が得られる。

[0138]

また、上記実施の形態では、p型MOS型トランジスタ(Qp) 1501およびn型MOSトランジスタ(Qn) 1502は、p-SiTFTで形成すると述べたが、<math>a-SiTFT、CdSeTFT等の他の薄膜トランジスタで形成しても良いし、単結晶シリコントランジスタで形成しても良い。

[0139]

次に、図15に示した本発明の液晶表示装置を用いてTN液晶を駆動する方法 について説明する。図20は、その場合のゲート走査電圧Vg、データ信号電圧 Vd、n型MOSトランジスタ(Qn)1502のゲート電圧Va、画素電圧V pixのタイミングチャート、および液晶の光透過率の変化を示したものである 。ここで、液晶は、電圧無印加時に明るい状態となる、ノーマリー・ホワイトモ ードで動作する例を示している。また、データ信号Vdとして、数フィールドに わたって、明るい状態にする信号電圧を印加した例を示している。駆動方法とし ては、前述の図19で示したものと同様である。TN液晶は、応答時間が数十m sec~100msec程度あるため、図20に示すように数フィールドかかっ て明るい状態に遷移していく。その間、TN液晶の分子がスイッチングすること により液晶容量が変化し、従来の液晶表示装置では、前述の図61に示したよう に、画素電圧Vpixが変動してしまうため、本来の液晶光透過率TOを得るこ とができない。それに対し、本発明の液晶表示装置においては、n型MOSトラ ンジスタ(Qn)1502がアンプとして動作し、TN液晶の容量の変化に影響 されることなく液晶109に一定の電圧を印加し続けることができるので、本来 の光透過率が得られ、正確な階調表示を行うことができる。

[0140]

次に、図15に示した本発明の液晶表示装置において、抵抗RL1503の値を変化させた時の画素電圧Vpixの変化について説明する。図21は、図15における抵抗RL1503の値を、図62における液晶抵抗Rspに対し、①Rsp/4、②Rsp、③2×Rspと変えた場合の画素電圧Vpixの変化の様子を示したものである。図に示すように、抵抗RL1503の値を液晶抵抗Rs

pよりも大きくした場合(③)、負極性の信号を書き込むフィールドにおいて、 画素電圧Vpixは大きな変動を示す。これに対し、抵抗RL1503の値を液 晶抵抗Rsp以下にした場合(①、②)には、画素電圧Vpixの変動はほとん ど無くなる。抵抗RL1503の値を液晶抵抗Rspと等しくした場合(②)に おいて、若干の変動が認められるが、その変動している期間は1フィールド期間 に比べて非常に短い期間であり、階調表示制御を行う上で影響は無い。

[0141]

以上説明した理由により、図15に示す液晶表示装置において、抵抗RL15 03は前述の式(1)で示された条件を満たすように設計される。実際には、画 素電圧Vpixの変動量と消費電力を考慮して、抵抗RL1503の値を決定す る。消費電力を小さくするためには、画素電圧Vpixの変動が液晶光透過率に 影響を及ぼさない範囲内で抵抗RL1503の値はできるだけ大きく設計するの が望ましい。

[0142]

以上説明した、第6の実施の形態の液晶表示装置およびその駆動方法を、1フィールド(1フレーム)期間に入射する光の色を切り換えてカラー表示を行う時分割駆動方式の液晶表示装置に適用したところ、色再現性の良い、高階調表示を実現することができた。これは、本発明の液晶表示装置が、分極を有する強誘電性液晶、反強誘電性液晶、又は1フィールド(1フレーム)期間内に応答するOCBモード液晶のような高速液晶を駆動した場合においても、液晶の応答に伴う画素電圧の変動が発生せず、1フィールド(1フレーム)期間毎に所望の階調表示を行うことがでるという特徴によるものである。この際、液晶材料として、無関反強誘電性液晶を用いた。

[0143]

次に本発明の第7の実施の形態について図面を参照して詳細に説明する。図22は、本発明の液晶表示装置の第7の実施の形態を示す図である。図に示すように、本発明の液晶表示装置は、ゲート電極が走査線101に接続され、ソース電極及びドレイン電極の一方が信号線102に接続されたp型MOS型トランジスタ(Qp)2201と、ゲート電極がそのp型MOSトランジスタ(Qp)22

01のソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン 電極の一方が走査線101に接続され、ソース電極及びドレイン電極の他方が画 素電極107に接続された第1のn型MOSトランジスタ(Qn1)2202と 、その第1のn型MOSトランジスタ(Qn1)2202のゲート電極と電圧保 持容量電極105との間に形成された電圧保持容量106と、ゲート電極がバイ アス電源VBに接続され、ソース電極が前記電圧保持容量電極105に接続され 、ドレイン電極が前記画素電極に接続された第2のn型MOSトランジスタ(Q n 2) 2203と、画素電極107と対向電極108との間でスイッチングさせ る液晶109とで構成されている。ここで、p型MOS型トランジスタ(Qp) 2 2 0 1、および第 1、第 2 の n 型 M O S トランジスタ(Q n 1) 2 2 0 2 、 (Qn2)2203は、p-SiTFTで構成されている。ここで、第2のn型M OSトランジスタ (Qn2) 2203のゲート電極に供給するバイアス電源VB 2204は、第2のn型MOSトランジスタ(Qn2)2203のソースドレイ ン間抵抗Rdsnが、液晶の応答時定数を決めている抵抗成分の値以下となるよ うに設定されている。すなわち、図60、図62に示した液晶等価回路における 抵抗Rr、Rspと、ソース・ドレイン間抵抗Rdsnは次式に示す関係となっ ている。

Rdsn = Rr, Rdsn = Rsp (5)

[0144]

たとえば、抵抗Rspが5GΩである場合には、ソース・ドレイン間抵抗Rdsnが1GΩを越えないようなバイアス電源VB2204が供給される。図23は、第2のn型MOSトランジスタ(Qn2)2203のドレイン電流・ゲート電圧特性と動作点を示したものである。図の例では、第2のn型MOSトランジスタ(Qn2)2203のゲート・ソース間電圧(VB-VCH)を3V程度に設定している。たとえば、電圧保持容量電圧VCHを0V、VBを3Vに設定する。その結果、第2のn型MOSトランジスタ(Qn2)2203のドレイン電流はおよそ1E-8(A)となり、ソース・ドレイン間電圧Vdsnが10Vの時、ソース・ドレイン間抵抗Rdsnは1GΩとなる。また、第2のn型MOSトランジスタ(Qn2)2203は、弱反転領域で動作しており、ソース・ドレ

イン間電圧Vdsnが2~14Vと変化しても、ドレイン電流はほぼ一定である。第2のn型MOSトランジスタ(Qn2)2203は、第1のn型MOSトランジスタ(Qn1)2202をアナログアンプとして動作させる場合の、バイアス電流源として動作している。

[0145]

以上説明した、図22に示す第7の実施の形態の液晶表示装置の駆動方法は、 先に図15に示した第6の実施の形態の液晶表示装置の駆動方法と同様である。 すなわち、分極を有する強誘電性液晶、反強誘電性液晶、および1フィールド期 間内に応答するOCBモード液晶のような高速液晶を駆動した場合には、画素電 圧Vpix、液晶光透過率は図19に示したものと同様であり、TN液晶を駆動 した場合には、図20に示したものと同様である。

[0146]

すなわち、図22に示した液晶表示装置を用いれば、第6の実施の形態と同様に、液晶の応答に伴う画素電圧Vpixの変動を無くすことができるようになり、1フィールド毎に所望の階調を得ることが可能となる。

[0147]

また、図22に示した液晶表示装置では、アナログアンプとして動作する第1のn型MOSトランジスタ(Qn1)2202の電源およびリセット電源として走査電圧を利用するとともに、アンプのリセットを第1のn型MOSトランジスタ(Qn1)2202自身で行う構成となっているため、電源線、リセット電源線、リセットスイッチ等の配線、回路が不要となっている。その結果、従来よりも小面積でアナログアンプを構成でき、高開口率化を図るのに顕著な効果が得られる。

[0148]

また、上記実施の形態では、p型MOS型トランジスタ(Qp)2201、第 1、第2のn型MOSトランジスタ(Qn1)2202、(Qn2)2203は、p-SiTFTで形成すると述べたが、a-SiTFT、CdSeTFT等の 他の薄膜トランジスタで形成しても良いし、単結晶シリコントランジスタで形成 しても良い。

[0149]

以上説明した、第7の実施の形態の液晶表示装置およびその駆動方法を、1フィールド(1フレーム)期間に入射する光の色を切り換えてカラー表示を行う時分割駆動方式の液晶表示装置に適用したところ、色再現性の良い、高階調表示を実現することができた。これは、本発明の液晶表示装置が、分極を有する強誘電性液晶、反強誘電性液晶、又は1フィールド(1フレーム)期間内に応答するOCBモード液晶のような高速液晶を駆動した場合においても、液晶の応答に伴う画素電圧の変動が発生せず、1フィールド(1フレーム)期間毎に所望の階調表示を行うことがでるという特徴によるものである。この際、液晶材料として、無関反強誘電性液晶を用いた。

[0150]

次に本発明の第8の実施の形態について図面を参照して詳細に説明する。図2 4は、本発明の液晶表示装置の第8の実施の形態を示す図である。図に示すよう に、本発明の液晶表示装置は、ゲート電極が走査線101に接続され、ソース電 極及びドレイン電極の一方が信号線102に接続されたp型MOS型トランジス タ(Qp)2201と、ゲート電極がそのp型MOSトランジスタ(Qp)22 01のソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン 電極の一方が走査線101に接続され、ソース電極及びドレイン電極の他方が画 素電極107に接続された第2のn型MOSトランジスタ(Qn1)2202と 、その第2のn型MOSトランジスタ(Qn1)2202のゲート電極と電圧保 持容量電極105との間に形成された電圧保持容量106と、ゲート電極が電圧 保持容量電極105に接続され、ソース電極がソース電源VS2401に接続さ れ、ドレイン電極が画素電極107に接続された第2のn型MOSトランジスタ (Qn2)2203と、画素電極107と対向電極108との間でスイッチング させる液晶109とで構成されている。ここで、p型MOS型トランジスタ(Q p) 2201、および第1、第2のn型MOSトランジスタ(Qn1) 2202 (Qn2)2203は、p-SiTFTで構成されている。

[0151]

また、第2のn型MOSトランジスタ(Qn2)2203のソース電極に供給

するソース電源VS2401は、第2のn型MOSトランジスタ(Qn2)22 03のソースドレイン間抵抗 R d s n が、液晶の応答時定数を決めている抵抗成 分の値以下となるように設定されている。すなわち、図60、図62に示した液 晶等価回路における抵抗Rr、Rspと、ソース・ドレイン間抵抗Rdsnは、 前述の式(5)に示された関係となっており、たとえば、抵抗Rspが5GΩで ある場合には、ソース・ドレイン間抵抗 R d s n が 1 G Ω を越えないようなソー ス電源VS1201が供給される。第2のn型MOSトランジスタ(Qn2)2 203の動作点は、前述の図23に示した動作点と同様である。すなわち、図の 例では、第2のn型MOSトランジスタ(Qn2)2203のゲート・ソース間 電圧(VCH-VS)を3V程度に設定している。たとえば、電圧保持容量電圧 VCHを3V、VSを0Vに設定する。その結果、第2のn型MOSトランジス タ(Qn2)2203のドレイン電流はおよそ1E-8(A)となり、ソース・ ドレイン間電圧Vdsnが10Vの時、ソース・ドレイン間抵抗Rdsnは1G Ωとなる。また、第2のn型MOSトランジスタ(Qn2)2203は、弱反転 領域で動作しており、ソース・ドレイン間電圧Vdsnが2~14Vと変化して も、ドレイン電流はほぼ一定である。第2のn型MOSトランジスタ(Qn2) 2203は、第1のn型MOSトランジスタ(Qn1)2202をアナログアン プとして動作させる場合の、バイアス電流源として動作している。

[0152]

以上説明した、図24に示す第8の実施の形態の液晶表示装置の駆動方法は、 先に示した第6、第7の実施の形態の液晶表示装置の駆動方法と同様である。す なわち、分極を有する強誘電性液晶、反強誘電性液晶、および1フィールド期間 内に応答するOCBモード液晶のような高速液晶を駆動した場合には、画素電圧 Vpix、液晶光透過率は図19に示したものと同様であり、TN液晶を駆動し た場合には、図20に示したものと同様である。

[0153]

すなわち、図24に示した液晶表示装置を用いれば、第6、第7の実施の形態 と同様に、液晶の応答に伴う画素電圧Vpixの変動を無くすことができるよう になり、1フィールド毎に所望の階調を得ることが可能となる。

[0154]

また、図24に示した液晶表示装置では、アナログアンプとして動作する第1のn型MOSトランジスタ(Qn1)2202の電源およびリセット電源として走査電圧を利用するとともに、アンプのリセットを第1のn型MOSトランジスタ(Qn1)2202自身で行う構成となっているため、電源線、リセット電源線、リセットスイッチ等の配線、回路が不要となっている。その結果、従来よりも小面積でアナログアンプを構成でき、高開口率化を図るのに顕著な効果が得られる。

[0155]

また、上記実施の形態では、p型MOS型トランジスタ(Qp) 2201、第 1、第2のn型MOSトランジスタ(Qn1) 2202、(Qn2) 2203は、p-SiTFTで形成すると述べたが、a-SiTFT、CdSeTFT等の他の薄膜トランジスタで形成しても良いし、単結晶シリコントランジスタで形成しても良い。

[0156]

以上説明した、第8の実施の形態の液晶表示装置およびその駆動方法を、1フィールド(1フレーム)期間に入射する光の色を切り換えてカラー表示を行う時分割駆動方式の液晶表示装置に適用したところ、色再現性の良い、高階調表示を実現することができた。これは、本発明の液晶表示装置が、分極を有する強誘電性液晶、反強誘電性液晶、又は1フィールド(1フレーム)期間内に応答するOCBモード液晶のような高速液晶を駆動した場合においても、液晶の応答に伴う画素電圧の変動が発生せず、1フィールド(1フレーム)期間毎に所望の階調表示を行うことがでるという特徴によるものである。この際、液晶材料として、無関反強誘電性液晶を用いた。

[0157]

次に本発明の第9の実施の形態について図面を参照して詳細に説明する。図25は、本発明の液晶表示装置の第9の実施の形態を示す図である。図に示すように、本発明の液晶表示装置は、ゲート電極が走査線101に接続され、ソース電極及びドレイン電極の一方が信号線102に接続されたp型MOS型トランジス

タ(Qp)2201と、ゲート電極がそのp型MOSトランジスタ(Qp)2201のソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の他方が画素電極107に接続された第1のn型MOSトランジスタ(Qn1)2202と、その第1のn型MOSトランジスタ(Qn1)2202と、その第1のn型MOSトランジスタ(Qn1)2202のゲート電極と電圧保持容量電極105との間に形成された電圧保持容量106と、ゲート電極およびソース電極が電圧保持容量電極105に接続され、ドレイン電極が画素電極107に接続された第2のn型MOSトランジスタ(Qn2)2203と、画素電極107と対向電極108との間でスイッチングさせる液晶109とで構成されている。ここで、p型MOS型トランジスタ(Qp)2201、および第1、第2のn型MOSトランジスタ(Qn1)2202、(Qn2)2203は、p-SiTFTで構成されている。

[0158]

また、第2のn型MOSトランジスタ(Qn2)2203のゲート電極とソー ス電極はともに電圧保持容量電極105に接続されているため、第2のn型MO Sトランジスタ(Qn2)2203のゲート・ソース間電圧Vgsnは0Vとな る。このバイアス条件下で、第2のn型MOSトランジスタ(Qn2)2203 のソース・ドレイン間抵抗Rdsnが前述の式(5)を満たすように、第2のn 型MOSトランジスタ(Qn2)2203の閾値電圧をチャネル・ドーズにより - 負側にシフト制御している。図26は、第2のn型MOSトランジスタ(Qn2)2203のドレイン電流・ゲート電圧特性と、動作点を示したものである。図 に示すように、ゲート・ソース間電圧が0 Vの時、ドレイン電流が約1 E - 8 (A)となるように、チャネルドーズにより、閾値電圧が負側にシフト制御されて いる。その結果、第2のn型MOSトランジスタ(Qn2)2203のドレイン 電流はおよそ1E-8(A)となり、ソース・ドレイン間電圧Vdsnが10V の時、ソース・ドレイン間抵抗 R d s n は 1 G Ω となる。また、第 2 の n 型 M O Sトランジスタ(Qn2)2203は、弱反転領域で動作しており、ソース・ド レイン間電圧Vdsnが2~14Vと変化しても、ドレイン電流はほぼ一定であ る。第2のn型MOSトランジスタ(Qn2)2203は、第1のn型MOSト

ランジスタ(Qn1)2202をアナログアンプとして動作させる場合の、バイアス電流源として動作している。

[0159]

第9の実施の形態では、第7、第8の実施の形態で必要であった、バイアス電源VB2204、ソース電源VS2501が不要となっているが、チャネルドーズ工程が余分に必要となる。

[0160]

以上説明した、図25に示す第9の実施の形態の液晶表示装置の駆動方法は、 先に示した第6~第8の実施の形態の液晶表示装置の駆動方法と同様である。す なわち、分極を有する強誘電性液晶、反強誘電性液晶、および1フィールド期間 内に応答するOCBモード液晶のような高速液晶を駆動した場合には、画素電圧 Vpix、液晶光透過率は図19に示したものと同様であり、TN液晶を駆動し た場合には、図20に示したものと同様である。

[0161]

すなわち、図25に示した液晶表示装置を用いれば、第6~第8の実施の形態 と同様に、液晶の応答に伴う画素電圧Vpixの変動を無くすことができるよう になり、1フィールド毎に所望の階調を得ることが可能となる。

[0162]

また、図25に示した液晶表示装置では、アナログアンプとして動作する第1のn型MOSトランジスタ(Qn1)2202の電源およびリセット電源として走査電圧を利用するとともに、アンプのリセットを第1のn型MOSトランジスタ(Qn1)2202自身で行う構成となっているため、電源線、リセット電源線、リセットスイッチ等の配線、回路が不要となっている。その結果、従来よりも小面積でアナログアンプを構成でき、高開口率化を図るのに顕著な効果が得られる。

[0163]

また、上記実施の形態では、p型MOS型トランジスタ(Qp) 2201、第 1、第2のn型MOSトランジスタ(Qn1) 2202、(Qn2) 2203は、p-SiTFTで形成すると述べたが、a-SiTFT、CdSeTFT等の 他の薄膜トランジスタで形成しても良いし、単結晶シリコントランジスタで形成 しても良い。

[0164]

以上説明した、第9の実施の形態の液晶表示装置およびその駆動方法を、1フィールド(1フレーム)期間に入射する光の色を切り換えてカラー表示を行う時分割駆動方式の液晶表示装置に適用したところ、色再現性の良い、高階調表示を実現することができた。これは、本発明の液晶表示装置が、分極を有する強誘電性液晶、反強誘電性液晶、又は1フィールド(1フレーム)期間内に応答するOCBモード液晶のような高速液晶を駆動した場合においても、液晶の応答に伴う画素電圧の変動が発生せず、1フィールド(1フレーム)期間毎に所望の階調表示を行うことがでるという特徴によるものである。この際、液晶材料として、無閾反強誘電性液晶を用いた。

[0165]

次に本発明の第10の実施の形態について図面を参照して詳細に説明する。図27は、本発明の被晶表示装置の第10の実施の形態を示す図である。図に示すように、本発明の被晶表示装置は、ゲート電極がN番目(Nは2以上の整数)の走査線2705に接続され、ソース電極及びドレイン電極の一方が信号線102に接続されたn型MOS型トランジスタ(Qn)2701と、ゲート電極がそのn型MOSトランジスタ(Qn)2701のソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の一方が(N-1)番目の走査線2704に接続され、ソース電極及びドレイン電極の他方が画素電極107に接続されたp型MOSトランジスタ(Qp)2702と、そのp型MOSトランジスタ(Qp)2702と、そのp型MOSトランジスタ(Qp)2702と、での間に形成された電圧保持容量106と、画素電極107と電圧保持容量電極105の間に接続された抵抗RL2703と、画素電極107と対向電極108との間でスイッチングさせる液晶109とで構成されている。ここで、n型MOS型トランジスタ(Qn)2701およびp型MOSトランジスタ(Qp)2702は、p-SiTFで構成されている。

[0166]

ここで、抵抗RL2703の値は、第2の実施の形態と同様に、液晶の応答時 定数を決めている抵抗成分の値以下に設定されている。すなわち、図60、図6 2に示した液晶等価回路における抵抗Rr、Rspと、抵抗RL2703は前述 の式(1)に示す関係となっている。

[0167]

たとえば、抵抗Rspが5GΩである場合には、抵抗RL2703は1GΩ程度の値に設定されてる。1GΩという通常の半導体集積回路では用いられない大きな抵抗は、第2の実施の形態で説明したように、半導体薄膜か、もしくは不純物ドーピングされた半導体薄膜で形成する。

[0168]

すなわち、抵抗RL2703を、ライトリー・ドーピングされたp型半導体薄膜(p-)で形成した場合の構造、および形成方法は、図4に示したものと同様である。また、抵抗RL2703を不純物のドーピングされていない半導体薄膜(i層)で形成した場合の構造、および形成方法は、図5に示したものと同様である。また、抵抗RL2703を、ライトリー・ドーピングされたn型半導体薄膜(n-)で形成した場合の構造、および形成方法は、図6に示したものと同様である。以上、図27に示す抵抗RL2703を半導体薄膜、不純物ドーピングされた半導体薄膜で形成する場合について説明したが、式(1)を満たす抵抗であれば、他の材料を適用してもよい。

[0169]

以下、図27に示した画素構成を用いた液晶表示装置の駆動方法について説明する。図28は、図27に示した画素構成により、分極を有する強誘電性液晶、反強誘電性液晶、又は1フィールド期間内で応答するOCBモード液晶等の高速液晶を駆動した場合の、ゲート走査電圧Vg、データ信号電圧Vd、p型MOSトランジスタ(Qp)2702のゲート電圧Va、画素電圧Vpixのタイミングチャート、および液晶の光透過率の変化を示したものである。ここで、液晶は、電圧無印加時に暗い状態となる、ノーマリー・ブラックモードで動作する例を示している。

[0170]

図に示すように、(N-1)番目のゲート走査電圧Vg(N-1)がハイレベルVgHとなる期間においては、画素電極107は、p型MOSトランジスタ(Qp)2702を経由してゲート走査電圧VgHが転送されることによりリセット状態となる。ここで、下記に述べるように、p型MOSトランジスタ(Qp)2702は、(N-1)番目の走査線の選択期間が終了した後、ソースフォロワ型のアナログアンプとして動作するが、この(N-1)番目の走査線の選択期間において画素電圧VpixがVgHとなることで、p型MOSトランジスタ(Qp)2702のリセットが行われる。

[0171]

次にN番目のゲート走査電圧Vg(N)がハイレベルVgHとなる期間におい て、n型MOSトランジスタ(Qn)2701はオン状態となり、信号線に入力 されているデータ信号Vdがn型MOSトランジスタ(Qn)2701を経由し てp型MOSトランジスタ(Qp)2702のゲート電極に転送される。水平走 ジスタ(Qn)2701はオフ状態となり、p型MOSトランジスタ(Qp)2 702のゲート電極に転送されたデータ信号は電圧保持容量105により保持さ れる。この際、p型MOSトランジスタのゲート入力電圧Vaは、n型MOSト ランジスタ(Qn)2701がオフ状態になる時刻において、n型MOSトラン ジスタ(Qn)2701のゲート・ソース間容量を経由してフィードスルー電圧 と呼ばれる電圧シフトを起こす。図28には、Vf1、Vf2、Vf3で示され ており、この電圧シフトVf1~Vf3の量は、電圧保持容量105の値を大き く設計することにより小さくすることができる。p型MOSトランジスタ(Qp)2702のゲート入力電圧Vaは、次のフィールド期間において、再びN番目 のゲート走査電圧Vgがハイレベルとなり、n型MOSトランジスタ(Qn)2 701が選択されるまで保持される。

[0172]

一方、p型MOSトランジスタ(Qp)2702は、(N-1)番目の水平走 査期間にリセットが完了しており、N番目の水平走査期間以降は、画素電極10 7をソース電極としたソースフォロワ型アナログアンプとして動作する。この際 、電圧保持容量電極105には、p型MOSトランジスタ(Qp) 2702をアナログアンプとして動作させるために、少なくとも(Vdmax-Vtp)よりも高い電圧を供給しておく。ここで、Vdmaxはデータ信号Vdの最大値、Vtpはp型MOSトランジスタ(Qp) 2702の閾値電圧である。p型MOSトランジスタ(Qp) 2702の閾値電圧である。p型MOSトランジスタ(Qp) 2702は、次のフィールドで(N-1)番目のゲート走査電圧がVgHとなってリセットが行われるまでの間、その保持されたゲート入力電圧Vaに応じたアナログ階調電圧を出力することができる。その出力電圧は、p型MOSトランジスタ(Qp) 2702のトランス・コンダクタンスgmpと抵抗RL2703との値によって変わるが、およそ、前述の式(2)で表される。

[0173]

以上説明したように、本発明の液晶表示装置を用いれば、従来技術で述べたような液晶の応答に伴う画素電圧 V p i x の変動を無くすことができるようになり、図28の液晶光透過率にも示されるように、1フィールド毎に所望の階調を得ることが可能となる。

また、本発明の液晶表示装置では、アナログアンプとして動作するp型MOSトランジスタ(Qp) 2702の電源およびリセット電源として(N-1)番目の走査線電圧を利用するとともに、アンプのリセットをp型MOSトランジスタ(Qp) 2702自身で行う構成となっているため、電源線、リセット電源線、リセットスイッチ等の配線、回路が不要となっている。その結果、従来よりも小面積でアナログアンプを構成でき、高開口率化を図るのに顕著な効果が得られる

[0174]

また、上記実施の形態では、n型MOS型トランジスタ(Qn)2701およびp型MOSトランジスタ(Qp)2702は、p-SiTFTで形成すると述べたが、a-SiTFT、CdSeTFT等の他の薄膜トランジスタで形成しても良いし、単結晶シリコントランジスタで形成しても良い。

[0175]

また、図28に示した駆動方法と同様の駆動方法により、TN液晶を駆動する

ことも当然可能である。従来の液晶表示装置では、TN液晶の分子がスイッチングすることにより液晶容量が変化し、前述の図61に示したように、画素電圧Vpixが変動してしまい、本来の液晶光透過率T0を得ることができない。それに対し、図27に示した本発明の液晶表示装置においては、p型MOSトランジスタ(Qp)2702がアンプとして動作し、TN液晶の容量の変化に影響されることなく液晶109に一定の電圧を印加し続けることができるので、本来の光透過率が得られ、正確な階調表示を行うことができる。

[0176]

以上説明した、第10の実施の形態の液晶表示装置およびその駆動方法を、1フィールド(1フレーム)期間に入射する光の色を切り換えてカラー表示を行う時分割駆動方式の液晶表示装置に適用したところ、色再現性の良い、高階調表示を実現することができた。これは、本発明の液晶表示装置が、分極を有する強誘電性液晶、反強誘電性液晶、又は1フィールド(1フレーム)期間内に応答するOCBモード液晶のような高速液晶を駆動した場合においても、液晶の応答に伴う画素電圧の変動が発生せず、1フィールド(1フレーム)期間毎に所望の階調表示を行うことがでるという特徴によるものである。この際、液晶材料として、無閾反強誘電性液晶を用いた。

[0177]

次に本発明の第11の実施の形態について図面を参照して詳細に説明する。図29は、本発明の液晶表示装置の第11の実施の形態を示す図である。図に示すように、本発明の液晶表示装置は、ゲート電極がN番目の走査線2705に接続され、ソース電極及びドレイン電極の一方が信号線102に接続されたn型MOS型トランジスタ(Qn)2901と、ゲート電極がそのn型MOSトランジスタ(Qn)2901のソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の一方が(N-1)番目の走査線2704に接続され、ソース電極及びドレイン電極の他方が画素電極107に接続された第1のp型MOSトランジスタ(Qp1)2902と、その第1のp型MOSトランジスタ(Qp1)2902と、その第1のp型MOSトランジスタ(Qp1)2902と、その第1のp型MOSトランジスタ(Qp1)2902と、その第1のp型MOSトランジスタ(Qp

極が前記電圧保持容量電極105に接続され、ドレイン電極が前記画素電極に接続された第2のp型MOSトランジスタ(Qp2)2903と、画素電極107と対向電極108との間でスイッチングさせる液晶109とで構成されている。ここで、n型MOS型トランジスタ(Qn)2901、および第1、第2のp型MOSトランジスタ(Qp1)2902、(Qp2)2903は、p-SiTFTで構成されている。また、第2のp型MOSトランジスタ(Qp2)2903のゲート電極に供給するバイアス電源VB2904は、第2のp型MOSトランジスタ(Qp2)2903のゲート電極に供給するバイアス電源VB2904は、第2のp型MOSトランジスタ(Qp2)2903のソースドレイン間抵抗Rdspが、液晶の応答時定数を決めている抵抗成分の値以下となるように設定されている。すなわち、図60、図62に示した液晶等価回路における抵抗Rェ、Rspと、ソース・ドレイン間抵抗Rdspは、前述の式(3)に示す関係となっている。

たとえば、抵抗Rspが5GΩである場合には、ソース・ドレイン間抵抗Rdspが1GΩを越えないようなバイアス電源VB2904が供給される。その時の、第2のp型MOSトランジスタ(Qp2)2903のドレイン電流・ゲート電圧特性と動作点は、図11に示したものと同様である。すなわち、図11の例では、第2のp型MOSトランジスタ(Qp2)2903のゲート・ソース間電圧(VB-VCH)を-3V程度に設定している。その結果、第2のp型MOSトランジスタ(Qp2)2903のゲレイン電流はおよそ1E-8(A)となり、ソース・ドレイン間電圧Vdspが-10Vの時、ソース・ドレイン間抵抗Rdspは1GΩとなる。また、第2のp型MOSトランジスタ(Qp2)2903は、弱反転領域で動作しており、ソース・ドレイン間電圧Vdspが-2~-14Vと変化しても、ドレイン電流はほぼ一定である。第2のp型MOSトランジスタ(Qp2)2903は、第1のp型MOSトランジスタ(Qp2)2903は、第1のp型MOSトランジスタ(Qp1)2902をアナログアンプとして動作させる場合の、バイアス電流源として動作している。

以上説明した、図29に示す第11の実施の形態の液晶表示装置の駆動方法は、先に図28を用いて説明した第10の実施の形態の液晶表示装置の駆動方法と同様である。すなわち、分極を有する強誘電性液晶、反強誘電性液晶、および1フィールド期間内に応答するOCBモード液晶のような高速液晶を駆動した場合

には、画素電圧Vpix、液晶光透過率は図28に示したものと同様である。また、図29に示した液晶表示装置を用いてTN液晶を駆動する場合についても、図28に示した駆動方法と同様にして駆動することができる。

[0178]

すなわち、図29に示した液晶表示装置を用いれば、第10の実施の形態と同様に、液晶の応答に伴う画素電圧Vpixの変動を無くすことができるようになり、1フィールド毎に所望の階調を得ることが可能となる。

[0179]

また、図29に示した液晶表示装置では、アナログアンプとして動作する第1のp型MOSトランジスタ(Qp1)2902の電源およびリセット電源として(N-1)番目の走査線電圧を利用するとともに、アンプのリセットを第1のp型MOSトランジスタ(Qp1)2902自身で行う構成となっているため、電源線、リセット電源線、リセットスイッチ等の配線、回路が不要となっている。その結果、従来よりも小面積でアナログアンプを構成でき、高開口率化を図るのに顕著な効果が得られる。

[0180]

また、上記実施の形態では、n型MOS型トランジスタ(Qn)2901、第 1、第2のp型MOSトランジスタ(Qp1)2902、(Qp2)2903は、p-SiTFTで形成すると述べたが、a-SiTFT、CdSeTFT等の 他の薄膜トランジスタで形成しても良いし、単結晶シリコントランジスタで形成 しても良い。

[0181]

以上説明した、第11の実施の形態の液晶表示装置およびその駆動方法を、1フィールド(1フレーム)期間に入射する光の色を切り換えてカラー表示を行う時分割駆動方式の液晶表示装置に適用したところ、色再現性の良い、高階調表示を実現することができた。これは、本発明の液晶表示装置が、分極を有する強誘電性液晶、反強誘電性液晶、又は1フィールド(1フレーム)期間内に応答するOCBモード液晶のような高速液晶を駆動した場合においても、液晶の応答に伴う画素電圧の変動が発生せず、1フィールド(1フレーム)期間毎に所望の階調

表示を行うことがでるという特徴によるものである。この際、液晶材料として、 無閾反強誘電性液晶を用いた。

[0182]

次に本発明の第12の実施の形態について図面を参照して詳細に説明する。図 30は、本発明の液晶表示装置の第12の実施の形態を示す図である。図に示す ように、本発明の液晶表示装置は、ゲート電極がN番目の走査線2705に接続 され、ソース電極及びドレイン電極の一方が信号線102に接続されたn型MO S型トランジスタ(Qn)2901と、ゲート電極がそのn型MOSトランジス タ(Qn)2901のソース電極及びドレイン電極の他方に接続され、ソース電 極及びドレイン電極の一方が(N-1)番目の走査線2704に接続され、ソー ス電極及びドレイン電極の他方が画素電極107に接続された第1のp型MOS トランジスタ(Qp1)2902と、その第1のp型MOSトランジスタ(Qp 1) 2902のゲート電極と電圧保持容量電極105との間に形成された電圧保 持容量106と、ゲート電極が電圧保持容量電極105に接続され、ソース電極 がソース電源VS3001に接続され、ドレイン電極が画素電極107に接続さ れた第2のp型MOSトランジスタ(Qp2)2903と、画素電極107と対 向電極108との間でスイッチングさせる液晶109とで構成されている。ここ で、n型MOS型トランジスタ(Qn)2901、および第1、第2のp型MO Sトランジスタ(Qp1)2902、(Qp2)2903は、p-SiTFTで 構成されている。

[0183]

また、第2のp型MOSトランジスタ(Qp2)2903のソース電極に供給するソース電源VS3001は、第2のp型MOSトランジスタ(Qp2)2903のソースドレイン間抵抗Rdspが、液晶の応答時定数を決めている抵抗成分の値以下となるように設定されている。すなわち、図60、図62に示した液晶等価回路における抵抗Rr、Rspと、ソース・ドレイン間抵抗Rdspは、前述の式(3)に示された関係となっており、たとえば、抵抗Rspが5G Ω である場合には、ソース・ドレイン間抵抗Rdspが1G Ω を越えないようなソース電源VS3001が供給される。第2のp型MOSトランジスタ(Qp2)2

903の動作点は、前述の図11に示した動作点と同様である。すなわち、図の例では、第2のp型MOSトランジスタ(Qp2)2903のゲート・ソース間電圧(VCH-VS)を-3V程度に設定している。その結果、第2のp型MOSトランジスタ(Qp2)2903のドレイン電流はおよそ1E-8(A)となり、ソース・ドレイン間電圧Vdspが-10Vの時、ソース・ドレイン間抵抗Rdspは1GΩとなる。また、第2のp型MOSトランジスタ(Qp2)2903は、弱反転領域で動作しており、ソース・ドレイン間電圧Vdspが-2~-14Vと変化しても、ドレイン電流はほぼ一定である。第2のp型MOSトランジスタ(Qp2)2903は、第1のp型MOSトランジスタ(Qp1)2902をアナログアンプとして動作させる場合の、バイアス電流源として動作している。

[0184]

以上説明した、図30に示す第12の実施の形態の液晶表示装置の駆動方法は、先に説明した第10、第11の実施の形態の液晶表示装置の駆動方法と同様である。すなわち、分極を有する強誘電性液晶、反強誘電性液晶、および1フィールド期間内に応答するOCBモード液晶のような高速液晶を駆動した場合には、画素電圧Vpix、液晶光透過率は図28に示したものと同様である。また、図30に示した液晶表示装置を用いてTN液晶を駆動する場合についても、図28に示した駆動方法と同様にして駆動することができる。

[0185]

すなわち、図30に示した液晶表示装置を用いれば、第10、第11の実施の 形態と同様に、液晶の応答に伴う画素電圧Vpixの変動を無くすことができる ようになり、1フィールド毎に所望の階調を得ることが可能となる。

[0186]

また、図30に示した液晶表示装置では、アナログアンプとして動作する第1のp型MOSトランジスタ(Qp1)2902の電源およびリセット電源として走査電圧を利用するとともに、アンプのリセットを第1のp型MOSトランジスタ(Qp1)2902自身で行う構成となっているため、電源線、リセット電源線、リセットスイッチ等の配線、回路が不要となっている。その結果、従来より

も小面積でアナログアンプを構成でき、高開口率化を図るのに顕著な効果が得ら れる。

[0187]

また、上記実施の形態では、n型MOS型トランジスタ(Qn)2901、第 1、第2のp型MOSトランジスタ(Qp1)2902、(Qp2)2903は、p-SiTFTで形成すると述べたが、a-SiTFT、CdSeTFT等の 他の薄膜トランジスタで形成しても良いし、単結晶シリコントランジスタで形成 しても良い。

[0188]

以上説明した、第12の実施の形態の液晶表示装置およびその駆動方法を、1フィールド(1フレーム)期間に入射する光の色を切り換えてカラー表示を行う時分割駆動方式の液晶表示装置に適用したところ、色再現性の良い、高階調表示を実現することができた。これは、本発明の液晶表示装置が、分極を有する強誘電性液晶、反強誘電性液晶、又は1フィールド(1フレーム)期間内に応答するOCBモード液晶のような高速液晶を駆動した場合においても、液晶の応答に伴う画素電圧の変動が発生せず、1フィールド(1フレーム)期間毎に所望の階調表示を行うことがでるという特徴によるものである。この際、液晶材料として、無閾反強誘電性液晶を用いた。

[0189]

次に本発明の第13の実施の形態について図面を参照して詳細に説明する。図31は、本発明の液晶表示装置の第13の実施の形態を示す図である。図に示すように、本発明の液晶表示装置は、ゲート電極がN番目の走査線2705に接続され、ソース電極及びドレイン電極の一方が信号線102に接続されたn型MOS型トランジスタ(Qn)2901と、ゲート電極がそのn型MOSトランジスタ(Qn)2901のソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の一方が(N-1)番目の走査線2705に接続され、ソース電極及びドレイン電極の他方が画素電極107に接続された第1のp型MOSトランジスタ(Qp1)2902と、その第1のp型MOSトランジスタ(Qp1)2902と、その第1のp型MOSトランジスタ(Qp1)2902のゲート電極と電圧保持容量電極105との間に形成された電圧保

持容量106と、ゲート電極およびソース電極が電圧保持容量電極105に接続され、ドレイン電極が画素電極107に接続された第2のp型MOSトランジスタ(Qp2)2903と、画素電極107と対向電極108との間でスイッチングさせる液晶109とで構成されている。ここで、n型MOS型トランジスタ(Qn)2901、および第1、第2のp型MOSトランジスタ(Qp1)2902、(Qp2)2903は、p-SiTFTで構成されている。

[0190]

また、第2のp型MOSトランジスタ(Qp2)2903のゲート電極とソー ス電極はともに電圧保持容量電極105に接続されているため、第2のp型MO Sトランジスタ(Qp2)2903のゲート・ソース間電圧 Vgspは0 Vとな る。このバイアス条件下で、第2のp型MOSトランジスタ(Qp2)2903 のソース・ドレイン間抵抗Rdspが前述の式(3)を満たすように、第2のp 型MOSトランジスタ(Qp2)2903の閾値電圧をチャネル・ドーズにより 正側にシフト制御している。その時の、第2のp型MOSトランジスタ(Qp2)2903のドレイン電流・ゲート電圧特性と動作点は、図14に示したものと 同様である。すなわち、図14に示すように、ゲート・ソース間電圧が0Vの時 、ドレイン電流が約1E-8(A)となるように、チャネルドーズにより、閾値 電圧が正側にシフト制御されている。その結果、第2のp型MOSトランジスタ (Qp2)2903のドレイン電流はおよそ1E-8(A)となり、ソース・ド レイン間電圧Vdspが-10Vの時、ソース・ドレイン間抵抗Rdspは1G Ωとなる。また、第2のp型MOSトランジスタ(Qp2)2903は、弱反転 領域で動作しており、ソース・ドレイン間電圧Vdspが-2~-14Vと変化 しても、ドレイン電流はほぼ一定である。第2のp型MOSトランジスタ(Qp 2)2903は、第1のp型MOSトランジスタ(Qp1)2902をアナログ アンプとして動作させる場合の、バイアス電流源として動作している。

[0191]

第13の実施の形態では、第11、第12の実施の形態で必要であった、バイ アス電源VB2904、ソース電源VS3001が不要となっているが、チャネ ルドーズ工程が余分に必要となる。

[0192]

以上説明した、図31に示す第13の実施の形態の液晶表示装置の駆動方法は、先に説明した第10~第12の実施の形態の液晶表示装置の駆動方法と同様である。すなわち、分極を有する強誘電性液晶、反強誘電性液晶、および1フィールド期間内に応答するOCBモード液晶のような高速液晶を駆動した場合には、画素電圧Vpix、液晶光透過率は図28に示したものと同様である。また、図31に示した液晶表示装置を用いてTN液晶を駆動する場合についても、図28に示した駆動方法と同様にして駆動することができる。

[0193]

すなわち、図31に示した液晶表示装置を用いれば、第10~第12の実施の 形態と同様に、液晶の応答に伴う画素電圧Vpixの変動を無くすことができる ようになり、1フィールド毎に所望の階調を得ることが可能となる。

[0194]

また、図31に示した液晶表示装置では、アナログアンプとして動作する第1のp型MOSトランジスタ(Qp1)2902の電源およびリセット電源として走査電圧を利用するとともに、アンプのリセットを第1のp型MOSトランジスタ(Qp1)2902自身で行う構成となっているため、電源線、リセット電源線、リセットスイッチ等の配線、回路が不要となっている。その結果、従来よりも小面積でアナログアンプを構成でき、高開口率化を図るのに顕著な効果が得られる。

[0195]

また、上記実施の形態では、n型MOS型トランジスタ(Qn)2901、第 1、第2のp型MOSトランジスタ(Qp1)2902、(Qp2)2903は、p-SiTFTで形成すると述べたが、a-SiTFT、CdSeTFT等の 他の薄膜トランジスタで形成しても良いし、単結晶シリコントランジスタで形成 しても良い。

[0196]

以上説明した、第13の実施の形態の液晶表示装置およびその駆動方法を、1 フィールド(1フレーム)期間に入射する光の色を切り換えてカラー表示を行う 時分割駆動方式の液晶表示装置に適用したところ、色再現性の良い、高階調表示を実現することができた。これは、本発明の液晶表示装置が、分極を有する強誘電性液晶、反強誘電性液晶、又は1フィールド(1フレーム)期間内に応答するOCBモード液晶のような高速液晶を駆動した場合においても、液晶の応答に伴う画素電圧の変動が発生せず、1フィールド(1フレーム)期間毎に所望の階調表示を行うことがでるという特徴によるものである。この際、液晶材料として、無閾反強誘電性液晶を用いた。

[0197]

次に本発明の第14の実施の形態について図面を参照して詳細に説明する。図32は、本発明の液晶表示装置の第14の実施の形態を示す図である。図に示すように、本発明の液晶表示装置は、ゲート電極がN番目の走査線2705に接続され、ソース電極及びドレイン電極の一方が信号線102に接続されたp型MOS型トランジスタ(Qp)3201と、ゲート電極がそのp型MOSトランジスタ(Qp)3201のソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の一方が(N-1)番目の走査線2704に接続され、ソース電極及びドレイン電極の他方が画素電極107に接続されたn型MOSトランジスタ(Qn)3202のゲート電極と電圧保持容量電極105との間に形成された電圧保持容量106と、画素電極107と電圧保持容量電極105の間に接続された抵抗RL3203と、画素電極107と対向電極108との間でスイッチングさせる液晶109とで構成されている。ここで、p型MOS型トランジスタ(Qp)3201およびn型MOSトランジスタ(Qn)3202は、p-SiTFTで構成されている。

[0198]

また、抵抗RL3203の値は、第6の実施の形態と同様に、液晶の応答時定数を決めている抵抗成分の値以下に設定されている。すなわち、図60、図62に示した液晶等価回路における抵抗Rr、Rspと、抵抗RL3203は前述の式(1)に示す関係となっている。

[0199]

たとえば、抵抗Rspが5G Ω である場合には、抵抗RL3203は1G Ω 程

度の値に設定されてる。1GΩという通常の半導体集積回路では用いられない大きな抵抗は、第6の実施の形態で説明したように、半導体薄膜か、もしくは不純物ドーピングされた半導体薄膜で形成する。

[0200]

すなわち、抵抗RL3203を、ライトリー・ドーピングされた n型半導体薄膜 (n-) で形成した場合の構造、および形成方法は、図16に示したものと同様である。また、抵抗RL3203を不純物のドーピングされていない半導体薄膜 (i層) で形成した場合の構造、および形成方法は、図17に示したものと同様である。また、抵抗RL3203を、ライトリー・ドーピングされた p型半導体薄膜 (p-) で形成した場合の構造、および形成方法は、図18に示したものと同様である。以上、図32に示す抵抗RL3203を半導体薄膜、不純物ドーピングされた半導体薄膜で形成する場合について説明したが、式 (1) を満たす抵抗であれば、他の材料を適用してもよい。

[0201]

以下、図32に示した画素構成を用いた液晶表示装置の駆動方法について説明する。図33は、図32に示した画素構成により、分極を有する強誘電性液晶、反強誘電性液晶、又は1フィールド期間内で応答するOCBモード液晶等の高速液晶を駆動した場合の、ゲート走査電圧Vg、データ信号電圧Vd、n型MOSトランジスタ(Qn)3202のゲート電圧Va、画素電圧Vpixのタイミングチャート、および液晶の光透過率の変化を示したものである。ここで、液晶は、電圧無印加時に暗い状態となる、ノーマリー・ブラックモードで動作する例を示している。

[0202]

図に示すように、(N-1)番目のゲート走査電圧Vg(N-1)がローレベルVgLとなる期間においては、画素電極107は、n型MOSトランジスタ(Qn)3202を経由してゲート走査電圧VgHが転送されることによりリセット状態となる。ここで、下記に述べるように、n型MOSトランジスタ(Qn)3202は、(N-1)番目の走査線の選択期間が終了した後、ソースフォロワ型のアナログアンプとして動作するが、この(N-1)番目の走査線の選択期間

において画素電圧VpixがVgLとなることで、n型MOSトランジスタ(Qn) 3202のリセットが行われる。

[0203]

次にN番目のゲート走査電圧Vg(N)がローレベルVgHとなる期間におい て、p型MOSトランジスタ(Qp)3201はオン状態となり、信号線に入力 されているデータ信号 V d が p 型MOSトランジスタ (Q p) 3201を経由し てn型MOSトランジスタ(Qn)3202のゲート電極に転送される。水平走 査期間が終了し、ゲート走査電圧Vgがハイレベルとなると、p型MOSトラン ジスタ (Qp) 3201はオフ状態となり、n型MOSトランジスタ (Qn) 3 202のゲート電極に転送されたデータ信号は電圧保持容量105により保持さ れる。この際、n型MOSトランジスタ(Qn)3202のゲート入力電圧Va は、p型MOSトランジスタ(Qp)3201がオフ状態になる時刻において、 p型MOSトランジスタ(Qp)3201のゲート・ソース間容量を経由してフ ィードスルー電圧と呼ばれる電圧シフトを起こす。図33には、Vf1、Vf2 、Vf3で示されており、この電圧シフトVf1~Vf3の量は、電圧保持容量 105の値を大きく設計することにより小さくすることができる。 n型MOSト ランジスタ(Qn)3202のゲート入力電圧Vaは、次のフィールド期間にお いて、再びN番目のゲート走査電圧Vgがローレベルとなり、p型MOSトラン ジスタ(Qp) 3201が選択されるまで保持される。

[0204]

一方、n型MOSトランジスタ(Qn)3202は、(N-1)番目の水平走査期間にリセットが完了しており、N番目の水平走査期間以降は、画素電極107をソース電極としたソースフォロワ型アナログアンプとして動作する。この際、電圧保持容量電極105には、n型MOSトランジスタ(Qn)3202をアナログアンプとして動作させるために、少なくとも(Vdmin-Vtn)よりも低い電圧を供給しておく。ここで、Vdminはデータ信号Vdの最小値、Vtnはn型MOSトランジスタ(Qn)3202の閾値電圧である。n型MOSトランジスタ(Qn)3202の閾値電圧である。n型MOSトランジスタ(Qn)3202の閾値電圧である。n型MOSトランジスタ(Qn)3202は、次のフィールドで(N-1)番目のゲート走査電圧がVgLとなってリセットが行われるまでの間、その保持されたゲート入

力電圧Vaに応じたアナログ階調電圧を出力することができる。その出力電圧は、n型MOSトランジスタ(Qn)3202のトランス・コンダクタンスgmnと抵抗RL3203との値によって変わるが、およそ、前述の式(4)で表される。

[0205]

以上説明したように、本発明の液晶表示装置を用いれば、従来技術で述べたような液晶の応答に伴う画素電圧 V p i x の変動を無くすことができるようになり、図33の液晶光透過率にも示されるように、1フィールド毎に所望の階調を得ることが可能となる。

また、本発明の液晶表示装置では、アナログアンプとして動作するn型MOSトランジスタ(Qn)3202の電源およびリセット電源として(N-1)番目の走査線電圧を利用するとともに、アンプのリセットをn型MOSトランジスタ(Qn)3202自身で行う構成となっているため、電源線、リセット電源線、リセットスイッチ等の配線、回路が不要となっている。その結果、従来よりも小面積でアナログアンプを構成でき、高開口率化を図るのに顕著な効果が得られる

[0206]

また、上記実施の形態では、p型MOS型トランジスタ(Qp)3201およびn型MOSトランジスタ(Qn)3202は、p-SiTFTで形成すると述べたが、a-SiTFT、CdSeTFT等の他の薄膜トランジスタで形成しても良いし、単結晶シリコントランジスタで形成しても良い。

[0207]

また、図33に示した駆動方法と同様の駆動方法により、TN液晶を駆動することも当然可能である。従来の液晶表示装置では、TN液晶の分子がスイッチングすることにより液晶容量が変化し、前述の図61に示したように、画素電圧Vpixが変動してしまい、本来の液晶光透過率T0を得ることができない。それに対し、図32に示した本発明の液晶表示装置においては、n型MOSトランジスタ(Qn)3202がアンプとして動作し、TN液晶の容量の変化に影響されることなく液晶109に一定の電圧を印加し続けることができるので、本来の光

98

透過率が得られ、正確な階調表示を行うことができる。

[0208]

以上説明した、第14の実施の形態の液晶表示装置およびその駆動方法を、1フィールド(1フレーム)期間に入射する光の色を切り換えてカラー表示を行う時分割駆動方式の液晶表示装置に適用したところ、色再現性の良い、高階調表示を実現することができた。これは、本発明の液晶表示装置が、分極を有する強誘電性液晶、反強誘電性液晶、又は1フィールド(1フレーム)期間内に応答するOCBモード液晶のような高速液晶を駆動した場合においても、液晶の応答に伴う画素電圧の変動が発生せず、1フィールド(1フレーム)期間毎に所望の階調表示を行うことがでるという特徴によるものである。この際、液晶材料として、無閾反強誘電性液晶を用いた。

[0209]

次に本発明の第15の実施の形態について図面を参照して詳細に説明する。図 34は、本発明の液晶表示装置の第15の実施の形態を示す図である。図に示す ように、本発明の液晶表示装置は、ゲート電極がN番目の走査線2705に接続 され、ソース電極及びドレイン電極の一方が信号線102に接続されたp型MO S型トランジスタ(Qp)3401と、ゲート電極がそのp型MOSトランジス タ(Qр)3401のソース電極及びドレイン電極の他方に接続され、ソース電 極及びドレイン電極の一方が(N-1)番目の走査線2704に接続され、ソー ス電極及びドレイン電極の他方が画素電極107に接続された第1のn型MOS トランジスタ (Qn1) 3402と、その第1のn型MOSトランジスタ (Qn 1)3402のゲート電極と電圧保持容量電極105との間に形成された電圧保 持容量106と、ゲート電極がバイアス電源VB3404に接続され、ソース電 極が前記電圧保持容量電極105に接続され、ドレイン電極が前記画素電極に接 続された第2のn型MOSトランジスタ(Qn2)3403と、画素電極107 と対向電極108との間でスイッチングさせる液晶109とで構成されている。 ここで、p型MOS型トランジスタ(Qp)3401、および第1、第2のn型 MOSトランジスタ (Qn1) 3402、 (Qn2) 3403は、p-SiTF Tで構成されている。また、第2のn型MOSトランジスタ(Qn2)3403

のゲート電極に供給するバイアス電源VB3404は、第2のn型MOSトランジスタ(Qn2)3403のソースドレイン間抵抗Rdsnが、液晶の応答時定数を決めている抵抗成分の値以下となるように設定されている。すなわち、図60、図62に示した液晶等価回路における抵抗Rr、Rspと、ソース・ドレイン間抵抗Rdsnは、前述の式(5)に示す関係となっている。

たとえば、抵抗Rsnが5GΩである場合には、ソース・ドレイン間抵抗Rdsnが1GΩを越えないようなバイアス電源VB3404が供給される。その時の、第2のn型MOSトランジスタ(Qn2)3403のドレイン電流・ゲート電圧特性と動作点は、図23に示したものと同様である。すなわち、図23の例では、第2のn型MOSトランジスタ(Qn2)3403のゲート・ソース間電圧(VB-VCH)を3V程度に設定している。その結果、第2のn型MOSトランジスタ(Qn2)3403のドレイン電流はおよそ1E-8(A)となり、ソース・ドレイン間電圧Vdsnが10Vの時、ソース・ドレイン間抵抗Rdsnは1GΩとなる。また、第2のn型MOSトランジスタ(Qn2)3403は、弱反転領域で動作しており、ソース・ドレイン間電圧Vdsnが2~14Vと変化しても、ドレイン電流はほぼ一定である。第2のn型MOSトランジスタ(Qn2)3403は、のn2)3403は、第1のn型MOSトランジスタ(Qn1)3402をアナログアンプとして動作させる場合の、バイアス電流源として動作している。

[0210]

以上説明した、図34に示す第15の実施の形態の液晶表示装置の駆動方法は、先に図33を用いて説明した第14の実施の形態の液晶表示装置の駆動方法と同様である。すなわち、分極を有する強誘電性液晶、反強誘電性液晶、および1フィールド期間内に応答するOCBモード液晶のような高速液晶を駆動した場合には、画素電圧Vpix、液晶光透過率は図33に示したものと同様である。また、図34に示した液晶表示装置を用いてTN液晶を駆動する場合についても、図33に示した駆動方法と同様にして駆動することができる。

[0211]

すなわち、図34に示した液晶表示装置を用いれば、第14の実施の形態と同様に、液晶の応答に伴う画素電圧Vpixの変動を無くすことができるようにな

り、1フィールド毎に所望の階調を得ることが可能となる。

[0212]

また、図34に示した液晶表示装置では、アナログアンプとして動作する第1のn型MOSトランジスタ(Qn1)3402の電源およびリセット電源として(N-1)番目の走査線電圧を利用するとともに、アンプのリセットを第1のn型MOSトランジスタ(Qn1)3402自身で行う構成となっているため、電源線、リセット電源線、リセットスイッチ等の配線、回路が不要となっている。その結果、従来よりも小面積でアナログアンプを構成でき、高開口率化を図るのに顕著な効果が得られる。

[0213]

また、上記実施の形態では、p型MOS型トランジスタ(Qp)3401、第 1、第2のn型MOSトランジスタ(Qn1)3402、(Qn2)3403は、p-SiTFTで形成すると述べたが、a-SiTFT、CdSeTFT等の 他の薄膜トランジスタで形成しても良いし、単結晶シリコントランジスタで形成 しても良い。

[0214]

以上説明した、第15の実施の形態の液晶表示装置およびその駆動方法を、1フィールド(1フレーム)期間に入射する光の色を切り換えてカラー表示を行う時分割駆動方式の液晶表示装置に適用したところ、色再現性の良い、高階調表示を実現することができた。これは、本発明の液晶表示装置が、分極を有する強誘電性液晶、反強誘電性液晶、又は1フィールド(1フレーム)期間内に応答するOCBモード液晶のような高速液晶を駆動した場合においても、液晶の応答に伴う画素電圧の変動が発生せず、1フィールド(1フレーム)期間毎に所望の階調表示を行うことがでるという特徴によるものである。この際、液晶材料として、無閾反強誘電性液晶を用いた。

[0215]

次に本発明の第16の実施の形態について図面を参照して詳細に説明する。図35は、本発明の液晶表示装置の第16の実施の形態を示す図である。図に示すように、本発明の液晶表示装置は、ゲート電極がN番目の走査線2705に接続

され、ソース電極及びドレイン電極の一方が信号線102に接続されたp型MOS型トランジスタ(Qp)3401と、ゲート電極がそのp型MOSトランジスタ(Qp)3401のソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の一方が(N-1)番目の走査線2704に接続され、ソース電極及びドレイン電極の他方が画素電極107に接続された第1のn型MOSトランジスタ(Qn1)3402と、その第1のn型MOSトランジスタ(Qn1)3402と、その第1のn型MOSトランジスタ(Qn1)3402と、その第1のn型MOSトランジスタ(Qn1)3402のゲート電極と電圧保持容量電極105に接続され、ソース電極がソース電源VS3501に接続され、ドレイン電極が画素電極107に接続された第2のn型MOSトランジスタ(Qn2)3403と、画素電極107と対向電極108との間でスイッチングさせる液晶109とで構成されている。ここで、p型MOS型トランジスタ(Qp)3401、および第1、第2のn型MOSトランジスタ(Qp)3401、および第1、第2のn型MOSトランジスタ(Qn1)3402、(Qn2)3403は、p-SiTFTで構成されている。

[0216]

また、第2のn型MOSトランジスタ(Qn2)3403のソース電極に供給するソース電源VS3501は、第2のn型MOSトランジスタ(Qn2)3403のソースドレイン間抵抗Rdsnが、液晶の応答時定数を決めている抵抗成分の値以下となるように設定されている。すなわち、図60、図62に示した液晶等価回路における抵抗Rr、Rspと、ソース・ドレイン間抵抗Rdspは、前述の式(5)に示された関係となっており、たとえば、抵抗Rsnが5GΩである場合には、ソース・ドレイン間抵抗Rdsnが1GΩを越えないようなソース電源VS3501が供給される。第2のn型MOSトランジスタ(Qn2)3403の動作点は、前述の図23に示した動作点と同様である。すなわち、図23の例では、第2のn型MOSトランジスタ(Qn2)3403のゲート・ソース間電圧(VCH-VS)を3V程度に設定している。その結果、第2のn型MOSトランジスタ(Qn2)3403のドレイン電流はおよそ1E-8(A)となり、ソース・ドレイン間電圧Vdsnが10Vの時、ソース・ドレイン間抵抗Rdsnは1GΩとなる。また、第2のn型MOSトランジスタ(Qn2)34

03は、弱反転領域で動作しており、ソース・ドレイン間電圧 V d s n が 2~1 4 V と変化しても、ドレイン電流はほぼ一定である。第 2 の n 型MOSトランジスタ(Q n 2) 3 4 0 3 は、第 1 の n 型MOSトランジスタ(Q n 1) 3 4 0 2 をアナログアンプとして動作させる場合の、バイアス電流源として動作している

[0217]

以上説明した、図35に示す第16の実施の形態の液晶表示装置の駆動方法は、先に説明した第14、第15の実施の形態の液晶表示装置の駆動方法と同様である。すなわち、分極を有する強誘電性液晶、反強誘電性液晶、および1フィールド期間内に応答するOCBモード液晶のような高速液晶を駆動した場合には、画素電圧Vpix、液晶光透過率は図33に示したものと同様である。また、図35に示した液晶表示装置を用いてTN液晶を駆動する場合についても、図33に示した駆動方法と同様にして駆動することができる。

[0218]

すなわち、図35に示した液晶表示装置を用いれば、第14、第15の実施の 形態と同様に、液晶の応答に伴う画素電圧Vpixの変動を無くすことができる ようになり、1フィールド毎に所望の階調を得ることが可能となる。

[0219]

また、図35に示した液晶表示装置では、アナログアンプとして動作する第1のn型MOSトランジスタ(Qn1)3402の電源およびリセット電源として(N-1)番目の走査線電圧を利用するとともに、アンプのリセットを第1のn型MOSトランジスタ(Qn1)3402自身で行う構成となっているため、電源線、リセット電源線、リセットスイッチ等の配線、回路が不要となっている。その結果、従来よりも小面積でアナログアンプを構成でき、高開口率化を図るのに顕著な効果が得られる。

[0220]

また、上記実施の形態では、p型MOS型トランジスタ(Qp)3401、第 1、第2のn型MOSトランジスタ(Qn1)3402、(Qn2)3403は、p-SiTFTで形成すると述べたが、a-SiTFT、CdSeTFT等の 他の薄膜トランジスタで形成しても良いし、単結晶シリコントランジスタで形成 しても良い。

[0221]

以上説明した、第16の実施の形態の液晶表示装置およびその駆動方法を、1フィールド(1フレーム)期間に入射する光の色を切り換えてカラー表示を行う時分割駆動方式の液晶表示装置に適用したところ、色再現性の良い、高階調表示を実現することができた。これは、本発明の液晶表示装置が、分極を有する強誘電性液晶、反強誘電性液晶、又は1フィールド(1フレーム)期間内に応答するOCBモード液晶のような高速液晶を駆動した場合においても、液晶の応答に伴う画素電圧の変動が発生せず、1フィールド(1フレーム)期間毎に所望の階調表示を行うことがでるという特徴によるものである。この際、液晶材料として、無閾反強誘電性液晶を用いた。

[0222]

次に本発明の第17の実施の形態について図面を参照して詳細に説明する。図 36は、本発明の液晶表示装置の第17の実施の形態を示す図である。図に示す ように、本発明の液晶表示装置は、ゲート電極がN番目の走査線2705に接続 され、ソース電極及びドレイン電極の一方が信号線102に接続されたp型MO S型トランジスタ(Qp)3401と、ゲート電極がそのp型MOSトランジス タ (Qp) 3401のソース電極及びドレイン電極の他方に接続され、ソース電 極及びドレイン電極の一方が(N-1)番目の走査線2705に接続され、ソー ス電極及びドレイン電極の他方が画素電極107に接続された第1のn型MOS トランジスタ(Qn1)3402と、その第1のn型MOSトランジスタ(Qn 1)3402のゲート電極と電圧保持容量電極105との間に形成された電圧保 持容量106と、ゲート電極およびソース電極が電圧保持容量電極105に接続 され、ドレイン電極が画素電極107に接続された第2のn型MOSトランジス タ (Qn2) 3403と、画素電極107と対向電極108との間でスイッチン グさせる液晶109とで構成されている。ここで、p型MOS型トランジスタ(Qp) 3401、および第1、第2のn型MOSトランジスタ(Qn1) 340 2、(Qn2) 3403は、p-SiTFTで構成されている。

[0223]

また、第2のn型MOSトランジスタ(Qn2)3403のゲート電極とソー ス電極はともに電圧保持容量電極105に接続されているため、第2のn型MO Sトランジスタ(Qn2)3403のゲート・ソース間電圧Vgsnは0Vとな る。このバイアス条件下で、第2のn型MOSトランジスタ(Qn2)3403 のソース・ドレイン間抵抗Rdsnが前述の式(5)を満たすように、第2のn 型MOSトランジスタ(Qn2)3403の閾値電圧をチャネル・ドーズにより 負側にシフト制御している。その時の、第2のn型MOSトランジスタ(Qn2) 3403のドレイン電流・ゲート電圧特性と動作点は、図26に示したものと 同様である。すなわち、図26に示すように、ゲート・ソース間電圧が0Vの時 、ドレイン電流が約1E-8(A)となるように、チャネルドーズにより、閾値 電圧が負側にシフト制御されている。その結果、第2のn型MOSトランジスタ (Qn2)3403のドレイン電流はおよそ1E-8(A)となり、ソース・ド レイン間電圧Vdsnが10Vの時、ソース・ドレイン間抵抗Rdsnは1GΩ となる。また、第2のn型MOSトランジスタ(Qn2)3403は、弱反転領 域で動作しており、ソース・ドレイン間電圧Vdsnが2~14Vと変化しても 、ドレイン電流はほぼ一定である。第2のn型MOSトランジスタ(Qn2)3 403は、第1のn型MOSトランジスタ(Qn1)3402をアナログアンプ として動作させる場合の、バイアス電流源として動作している。

[0224]

第17の実施の形態では、第15、第16の実施の形態で必要であった、バイ アス電源VB3404、ソース電源VS3501が不要となっているが、チャネ ルドーズ工程が余分に必要となる。

[0225]

以上説明した、図36に示す第17の実施の形態の液晶表示装置の駆動方法は、先に説明した第14~第16の実施の形態の液晶表示装置の駆動方法と同様である。すなわち、分極を有する強誘電性液晶、反強誘電性液晶、および1フィールド期間内に応答するOCBモード液晶のような高速液晶を駆動した場合には、画素電圧Vpix、液晶光透過率は図33に示したものと同様である。また、図

3 6 に示した液晶表示装置を用いてTN液晶を駆動する場合についても、図2 8 に示した駆動方法と同様にして駆動することができる。

[0226]

すなわち、図36に示した液晶表示装置を用いれば、第14~第16の実施の 形態と同様に、液晶の応答に伴う画素電圧Vpixの変動を無くすことができる ようになり、1フィールド毎に所望の階調を得ることが可能となる。

[0227]

また、図36に示した液晶表示装置では、アナログアンプとして動作する第1のn型MOSトランジスタ(Qn1)3402の電源およびリセット電源として(N-1)番目の走査線電圧を利用するとともに、アンプのリセットを第1のn型MOSトランジスタ(Qn1)3402自身で行う構成となっているため、電源線、リセット電源線、リセットスイッチ等の配線、回路が不要となっている。その結果、従来よりも小面積でアナログアンプを構成でき、高開口率化を図るのに顕著な効果が得られる。

[0228]

また、上記実施の形態では、p型MOS型トランジスタ(Qp)3401、第 1、第2のn型MOSトランジスタ(Qn1)3402、(Qn2)3403は 、p-SiTFTで形成すると述べたが、a-SiTFT、CdSeTFT等の 他の薄膜トランジスタで形成しても良いし、単結晶シリコントランジスタで形成 しても良い。

[0229]

以上説明した、第17の実施の形態の液晶表示装置およびその駆動方法を、1フィールド(1フレーム)期間に入射する光の色を切り換えてカラー表示を行う時分割駆動方式の液晶表示装置に適用したところ、色再現性の良い、高階調表示を実現することができた。これは、本発明の液晶表示装置が、分極を有する強誘電性液晶、反強誘電性液晶、又は1フィールド(1フレーム)期間内に応答するOCBモード液晶のような高速液晶を駆動した場合においても、液晶の応答に伴う画素電圧の変動が発生せず、1フィールド(1フレーム)期間毎に所望の階調表示を行うことがでるという特徴によるものである。この際、液晶材料として、

無閾反強誘電性液晶を用いた。

[0230]

次に本発明の第18の実施の形態について図面を参照して詳細に説明する。図37は、本発明の液晶表示装置の第18の実施の形態を示す図である。図に示すように、本発明の液晶表示装置は、ゲート電極が走査線101に接続され、ソース電極及びドレイン電極の一方が信号線102に接続されたn型MOS型トランジスタ(Qn)3701のソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の一方がリセットパルス電源VR3704に接続され、ソース電極及びドレイン電極の他方が画素電極107に接続されたp型MOSトランジスタ(Qp)3702のゲート電極と電圧保持容量電極105との間に形成された電圧保持容量106と、画素電極107と電圧保持容量電極105の間に接続された抵抗RL3703と、画素電極107と対向電極108との間でスイッチングさせる液晶109とで構成されている。ここで、n型MOS型トランジスタ(Qn)3701およびp型MOSトランジスタ(Qp)3702は、p-SiTFTで構成されている。

[0231]

また、抵抗RL3703の値は、第2の実施の形態と同様に、液晶の応答時定数を決めている抵抗成分の値以下に設定されている。すなわち、図60、図62に示した液晶等価回路における抵抗Rr、Rspと、抵抗RL3703は前述の式(1)に示す関係となっている。

[0232]

たとえば、抵抗Rspが5GΩである場合には、抵抗RL3703は1GΩ程度の値に設定されてる。1GΩという通常の半導体集積回路では用いられない大きな抵抗は、第2の実施の形態で説明したように、半導体薄膜か、もしくは不純物ドーピングされた半導体薄膜で形成する。

[0233]

すなわち、抵抗 R L 3 7 0 3 を、ライトリー・ドーピングされた p 型半導体薄膜 (p-)で形成した場合の構造、および形成方法は、図 4 に示したものと同様

である。また、抵抗RL3703を不純物のドーピングされていない半導体薄膜 (i層)で形成した場合の構造、および形成方法は、図5に示したものと同様である。また、抵抗RL3703を、ライトリー・ドーピングされた n型半導体薄膜 (n-)で形成した場合の構造、および形成方法は、図6に示したものと同様である。以上、図37に示す抵抗RL3703を半導体薄膜、不純物ドーピングされた半導体薄膜で形成する場合について説明したが、式(1)を満たす抵抗であれば、他の材料を適用してもよい。

[0234]

以下、図37に示した画素構成を用いた液晶表示装置の駆動方法について説明する。図38は、図37に示した画素構成により、分極を有する強誘電性液晶、反強誘電性液晶、又は1フィールド期間内で応答する〇CBモード液晶等の高速液晶を駆動した場合の、リセットパルス電圧VR、ゲート走査電圧Vg、データ信号電圧Vd、p型MOSトランジスタ(Qp)3702のゲート電圧Va、画素電圧Vpixのタイミングチャート、および液晶の光透過率の変化を示したものである。ここで、液晶は、電圧無印加時に暗い状態となる、ノーマリー・ブラックモードで動作する例を示している。

図に示すように、リセットパルス電圧VRがハイレベルVgHとなる期間においては、画素電極107は、p型MOSトランジスタ(Qp)3702を経由してゲート走査電圧VgHが転送されることによりリセット状態となる。ここで、下記に述べるように、p型MOSトランジスタ(Qp)3702は、リセットパルスVRがローレベルになった後、ソースフォロワ型のアナログアンプとして動作するが、リセットパルス電圧VRがハイレベルの期間に、画素電圧VpixがVgHとなることで、p型MOSトランジスタ(Qp)3702のリセットが行われる。

[0235]

リセットパルス電圧VRがハイレベルVgHとなるリセット期間に続いて、ゲート走査電圧VgがハイレベルVgHとなる期間において、n型MOSトランジスタ(Qn)3701はオン状態となり、信号線に入力されているデータ信号Vdがn型MOSトランジスタ(Qn)3701を経由してp型MOSトランジス

タ(Qp)3702のゲート電極に転送される。水平走査期間が終了し、ゲート 走査電圧Vgがローレベルとなると、n型MOSトランジスタ(Qn)3701 はオフ状態となり、p型MOSトランジスタ(Qp)3702のゲート電極に転送されたデータ信号は電圧保持容量105により保持される。この際、p型MOSトランジスタ(Qp)3702のゲート入力電圧Vaは、n型MOSトランジスタ(Qn)3701がオフ状態になる時刻において、n型MOSトランジスタ(Qn)3701がオフ状態になる時刻において、n型MOSトランジスタ(Qn)3701のゲート・ソース間容量を経由してフィードスルー電圧と呼ばれる電圧シフトを起こす。図38には、Vf1、Vf2、Vf3で示されており、この電圧シフトVf1~Vf3の量は、電圧保持容量105の値を大きく設計することにより小さくすることができる。p型MOSトランジスタ(Qp)3702のゲート入力電圧Vaは、次のフィールド期間において、再びゲート走査電圧Vgがハイレベルとなり、n型MOSトランジスタ(Qn)3701が選択されるまで保持される。

一方、p型MOSトランジスタ(Qp)3702は、リセットパルス電圧VRがハイレベルVgHとなるリセット期間にリセットが完了しており、水平走査期間以降は、画素電極107をソース電極としたソースフォロワ型アナログアンプとして動作する。この際、電圧保持容量電極105には、p型MOSトランジスタ(Qp)3702をアナログアンプとして動作させるために、少なくとも(VdmaxーVtp)よりも高い電圧を供給しておく。ここで、Vdmaxはデータ信号Vdの最大値、Vtpはp型MOSトランジスタ(Qp)3702の閾値電圧である。p型MOSトランジスタ(Qp)3702は、次のフィールドでリセットパルス電圧VRがVgHとなってリセットが行われるまでの間、その保持されたゲート入力電圧Vaに応じたアナログ階調電圧を出力することができる。その出力電圧は、p型MOSトランジスタ(Qp)3702のトランス・コンダクタンスgmpと抵抗RL3703との値によって変わるが、およそ、前述の式(2)で表される。

[0236]

以上説明したように、本発明の液晶表示装置を用いれば、従来技術で述べたような液晶の応答に伴う画素電圧Vpixの変動を無くすことができるようになり

、図38の液晶光透過率にも示されるように、1フィールド毎に所望の階調を得ることが可能となる。

また、上記駆動方法では、水平走査期間の前にリセット期間を設けたが、リセット期間と水平走査期間と同じタイミングとなるようにして駆動することも可能である。その場合、画素の選択とp型MOSトランジスタ(Qp)3702のリセットが同時に行われることになる。

[0237]

また、本発明の液晶表示装置では、アナログアンプとして動作するp型MOSトランジスタ(Qp)3702のリセットをp型MOSトランジスタ(Qp)2702自身で行う構成となっているため、電源線、リセットスイッチ等の配線、回路が不要となっている。その結果、従来よりも小面積でアナログアンプを構成でき、高開口率化を図るのに顕著な効果が得られる。

[0238]

また、リセットパルス電源VRを別途設けているので、第2、第10の実施形態で説明した液晶表示装置に比べて、アンプのリセットに伴う走査パルス信号の遅延を無くすことができるという利点を持っている。

[0239]

また、上記実施の形態では、n型MOS型トランジスタ(Qn)3701およびp型MOSトランジスタ(Qp)3702は、p-SiTFTで形成すると述べたが、a-SiTFT、CdSeTFT等の他の薄膜トランジスタで形成しても良いし、単結晶シリコントランジスタで形成しても良い。

[0240]

また、図38に示した駆動方法と同様の駆動方法により、TN液晶を駆動することも当然可能である。従来の液晶表示装置では、TN液晶の分子がスイッチングすることにより液晶容量が変化し、前述の図61に示したように、画素電圧Vpixが変動してしまい、本来の液晶光透過率T0を得ることができない。それに対し、図37に示した本発明の液晶表示装置においては、p型MOSトランジスタ(Qp)3702がアンプとして動作し、TN液晶の容量の変化に影響されることなく液晶109に一定の電圧を印加し続けることができるので、本来の光

透過率が得られ、正確な階調表示を行うことができる。

[0241]

以上説明した、第18の実施の形態の液晶表示装置およびその駆動方法を、1フィールド(1フレーム)期間に入射する光の色を切り換えてカラー表示を行う時分割駆動方式の液晶表示装置に適用したところ、色再現性の良い、高階調表示を実現することができた。これは、本発明の液晶表示装置が、分極を有する強誘電性液晶、反強誘電性液晶、又は1フィールド(1フレーム)期間内に応答するOCBモード液晶のような高速液晶を駆動した場合においても、液晶の応答に伴う画素電圧の変動が発生せず、1フィールド(1フレーム)期間毎に所望の階調表示を行うことがでるという特徴によるものである。この際、液晶材料として、無閾反強誘電性液晶を用いた。

[0242]

次に本発明の第19の実施の形態について図面を参照して詳細に説明する。図 39は、本発明の液晶表示装置の第19の実施の形態を示す図である。図に示す ように、本発明の液晶表示装置は、ゲート電極が走査線101に接続され、ソー ス電極及びドレイン電極の一方が信号線102に接続されたn型MOS型トラン ジスタ(Qn)3901と、ゲート電極がそのn型MOSトランジスタ(Qn) 3901のソース電極及びドレイン電極の他方に接続され、ソース電極及びドレ イン電極の一方がリセットパルス電源VR3704に接続され、ソース電極及び ドレイン電極の他方が画素電極107に接続された第1のp型MOSトランジス タ (Qp1) 3902と、その第1のp型MOSトランジスタ (Qp1) 390 2のゲート電極と電圧保持容量電極105との間に形成された電圧保持容量10 6と、ゲート電極がバイアス電源VB3904に接続され、ソース電極が前記電 圧保持容量電極105に接続され、ドレイン電極が前記画素電極に接続された第 2のp型MOSトランジスタ(Qp2)3903と、画素電極107と対向電極 108との間でスイッチングさせる液晶109とで構成されている。ここで、n 型MOS型トランジスタ(Qn)3901、および第1、第2のp型MOSトラ ンジスタ(Q p 1)3902、(Q p 2)3903は、 p - S i T F T で構成さ れている。また、第2のp型MOSトランジスタ(Qp2)3903のゲート電 極に供給するバイアス電源VB3904は、第2のp型MOSトランジスタ(Qp2)3903のソースドレイン間抵抗Rdspが、液晶の応答時定数を決めている抵抗成分の値以下となるように設定されている。すなわち、図60、図62に示した液晶等価回路における抵抗Rr、Rspと、ソース・ドレイン間抵抗Rdspは、前述の式(3)に示す関係となっている。

[0243]

たとえば、抵抗Rspが5GQである場合には、ソース・ドレイン間抵抗Rdspが1GQを越えないようなバイアス電源VB3904が供給される。その時の、第2のp型MOSトランジスタ(Qp2)3903のドレイン電流・ゲート電圧特性と動作点は、図11に示したものと同様である。すなわち、図11の例では、第2のp型MOSトランジスタ(Qp2)3903のゲート・ソース間電圧(VB-VCH)を一3V程度に設定している。その結果、第2のp型MOSトランジスタ(Qp2)3903のドレイン電流はおよそ1E-8(A)となり、ソース・ドレイン間電圧Vdspが一10Vの時、ソース・ドレイン間抵抗Rdspは1GQとなる。また、第2のp型MOSトランジスタ(Qp2)3903は、弱反転領域で動作しており、ソース・ドレイン間電圧Vdspが一2~一14Vと変化しても、ドレイン電流はほぼ一定である。第2のp型MOSトランジスタ(Qp2)3903は、第1のp型MOSトランジスタ(Qp2)3903は、第1のp型MOSトランジスタ(Qp1)3902をアナログアンプとして動作させる場合の、バイアス電流源として動作している。

以上説明した、図39に示す第19の実施の形態の液晶表示装置の駆動方法は、先に図38を用いて説明した第18の実施の形態の液晶表示装置の駆動方法と同様である。すなわち、分極を有する強誘電性液晶、反強誘電性液晶、および1フィールド期間内に応答するOCBモード液晶のような高速液晶を駆動した場合には、画素電圧Vpix、液晶光透過率は図38に示したものと同様である。また、図39に示した液晶表示装置を用いてTN液晶を駆動する場合についても、図38に示した駆動方法と同様にして駆動することができる。

[0244]

すなわち、図39に示した液晶表示装置を用いれば、第18の実施の形態と同

様に、液晶の応答に伴う画素電圧Vpixの変動を無くすことができるようになり、1フィールド毎に所望の階調を得ることが可能となる。

[0245]

また、上記駆動方法では、水平走査期間の前にリセット期間を設けたが、リセット期間と水平走査期間と同じタイミングとなるようにして駆動することも可能である。その場合、画素の選択と第1のp型MOSトランジスタ(Qp)3902のリセットが同時に行われることになる。

[0246]

また、図39に示した液晶表示装置では、アナログアンプとして動作する第1のp型MOSトランジスタ(Qp1)3902のリセットを第1のp型MOSトランジスタ(Qp1)3902自身で行う構成となっているため、電源線、リセットスイッチ等の配線、回路が不要となっている。その結果、従来よりも小面積でアナログアンプを構成でき、高開口率化を図るのに顕著な効果が得られる。

[0247]

また、リセットパルス電源VRを別途設けているので、第3、第11の実施形態で説明した液晶表示装置に比べて、アンプのリセットに伴う走査パルス信号の遅延を無くすことができるという利点を持っている。

[0248]

また、上記実施の形態では、n型MOS型トランジスタ(Qn)3901、第 1、第2のp型MOSトランジスタ(Qp1)3902、(Qp2)3903は、p-SiTFTで形成すると述べたが、a-SiTFT、CdSeTFT等の他の薄膜トランジスタで形成しても良いし、単結晶シリコントランジスタで形成しても良い。

[0249]

以上説明した、第19の実施の形態の液晶表示装置およびその駆動方法を、1フィールド(1フレーム)期間に入射する光の色を切り換えてカラー表示を行う時分割駆動方式の液晶表示装置に適用したところ、色再現性の良い、高階調表示を実現することができた。これは、本発明の液晶表示装置が、分極を有する強誘電性液晶、反強誘電性液晶、又は1フィールド(1フレーム)期間内に応答する

OCBモード液晶のような高速液晶を駆動した場合においても、液晶の応答に伴う画素電圧の変動が発生せず、1フィールド(1フレーム)期間毎に所望の階調表示を行うことがでるという特徴によるものである。この際、液晶材料として、無関反強誘電性液晶を用いた。

[0250]

次に本発明の第20の実施の形態について図面を参照して詳細に説明する。図 40は、本発明の液晶表示装置の第20の実施の形態を示す図である。図に示す ように、本発明の液晶表示装置は、ゲート電極が走査線101に接続され、ソー ス電極及びドレイン電極の一方が信号線102に接続されたn型MOS型トラン ジスタ(Qn)3901と、ゲート電極がそのn型MOSトランジスタ(Qn) 3901のソース電極及びドレイン電極の他方に接続され、ソース電極及びドレ イン電極の一方がリセットパルス電源VR3704に接続され、ソース電極及び ドレイン電極の他方が画素電極107に接続された第1のp型MOSトランジス タ(Qp1)3902と、その第1のp型MOSトランジスタ(Qp1)390 2のゲート電極と電圧保持容量電極105との間に形成された電圧保持容量10 6と、ゲート電極が電圧保持容量電極105に接続され、ソース電極がソース電 源VS4001に接続され、ドレイン電極が画素電極107に接続された第2の p型MOSトランジスタ(Qp2)3903と、画素電極107と対向電極10 8との間でスイッチングさせる液晶109とで構成されている。ここで、n型M OS型トランジスタ(Qn)3901、および第1、第2のp型MOSトランジ スタ(Qp1)3902、(Qp2)3903は、p-SiTFTで構成されて、 いる。

[0251]

また、第2のp型MOSトランジスタ(Qp2)3903のソース電極に供給するソース電源VS4001は、第2のp型MOSトランジスタ(Qp2)3903のソースドレイン間抵抗Rdspが、液晶の応答時定数を決めている抵抗成分の値以下となるように設定されている。すなわち、図60、図62に示した液晶等価回路における抵抗Rr、Rspと、ソース・ドレイン間抵抗Rdspは、前述の式(3)に示された関係となっており、たとえば、抵抗Rspが5G Ω で

ある場合には、ソース・ドレイン間抵抗R d s p が 1 G Ω を越えないようなソース電源 V S 4 0 0 1 が供給される。第2のp型MOSトランジスタ(Q p 2)3903の動作点は、前述の図11に示した動作点と同様である。すなわち、図11の例では、第2のp型MOSトランジスタ(Q p 2)3903のゲート・ソース間電圧(V C H - V S)を-3 V 程度に設定している。その結果、第2のp型MOSトランジスタ(Q p 2)3903のドレイン電流はおよそ1E-8(A)となり、ソース・ドレイン間電圧 V d s p が-10 V の時、ソース・ドレイン間抵抗R d s p は 1 G Ω となる。また、第2のp型MOSトランジスタ(Q p 2)3903は、弱反転領域で動作しており、ソース・ドレイン間電圧 V d s p が-2~-14 V と変化しても、ドレイン電流はほぼ一定である。第2のp型MOSトランジスタ(Q p 1)3902をアナログアンプとして動作させる場合の、バイアス電流源として動作している。

[0252]

以上説明した、図40に示す第20の実施の形態の液晶表示装置の駆動方法は、先に説明した第18、第19の実施の形態の液晶表示装置の駆動方法と同様である。すなわち、分極を有する強誘電性液晶、反強誘電性液晶、および1フィールド期間内に応答するOCBモード液晶のような高速液晶を駆動した場合には、画素電圧Vpix、液晶光透過率は図38に示したものと同様である。また、図40に示した液晶表示装置を用いてTN液晶を駆動する場合についても、図38に示した駆動方法と同様にして駆動することができる。

[0253]

すなわち、図40に示した液晶表示装置を用いれば、第18、第19の実施の 形態と同様に、液晶の応答に伴う画素電圧Vpixの変動を無くすことができる ようになり、1フィールド毎に所望の階調を得ることが可能となる。

[0254]

また、上記駆動方法では、水平走査期間の前にリセット期間を設けたが、リセット期間と水平走査期間と同じタイミングとなるようにして駆動することも可能である。その場合、画素の選択と第1のp型MOSトランジスタ(Qp)390

2のリセットが同時に行われることになる。

[0255]

また、図40に示した液晶表示装置では、アナログアンプとして動作する第1のp型MOSトランジスタ(Qp1)3902のリセットを第1のp型MOSトランジスタ(Qp1)3902自身で行う構成となっているため、電源線、リセットスイッチ等の配線、回路が不要となっている。その結果、従来よりも小面積でアナログアンプを構成でき、高開口率化を図るのに顕著な効果が得られる。

[0256]

また、リセットパルス電源VRを別途設けているので、第4、第12の実施形態で説明した液晶表示装置に比べて、アンプのリセットに伴う走査パルス信号の遅延を無くすことができるという利点を持っている。

[0257]

また、上記実施の形態では、n型MOS型トランジスタ(Qn)3901、第 1、第2のp型MOSトランジスタ(Qp1)3902、(Qp2)3903は、p-SiTFTで形成すると述べたが、a-SiTFT、CdSeTFT等の他の薄膜トランジスタで形成しても良いし、単結晶シリコントランジスタで形成しても良い。

[0258]

以上説明した、第20の実施の形態の液晶表示装置およびその駆動方法を、1フィールド(1フレーム)期間に入射する光の色を切り換えてカラー表示を行う時分割駆動方式の液晶表示装置に適用したところ、色再現性の良い、高階調表示を実現することができた。これは、本発明の液晶表示装置が、分極を有する強誘電性液晶、反強誘電性液晶、又は1フィールド(1フレーム)期間内に応答するOCBモード液晶のような高速液晶を駆動した場合においても、液晶の応答に伴う画素電圧の変動が発生せず、1フィールド(1フレーム)期間毎に所望の階調表示を行うことがでるという特徴によるものである。この際、液晶材料として、無閾反強誘電性液晶を用いた。

[0259]

次に本発明の第21の実施の形態について図面を参照して詳細に説明する。図

41は、本発明の液晶表示装置の第21の実施の形態を示す図である。図に示すように、本発明の液晶表示装置は、ゲート電極が走査線101に接続され、ソース電極及びドレイン電極の一方が信号線102に接続されたn型MOS型トランジスタ(Qn)3901のソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の一方がリセットパルス電源VR3704に接続され、ソース電極及びドレイン電極の他方が画素電極107に接続された第1のp型MOSトランジスタ(Qp1)3902のゲート電極と電圧保持容量電極105との間に形成された電圧保持容量106と、ゲート電極およびソース電極が電圧保持容量電極105に接続され、ドレイン電極が画素電極107に接続された第2のp型MOSトランジスタ(Qp2)3903と、画素電極107と対向電極108との間でスイッチングさせる液晶109とで構成されている。ここで、n型MOS型トランジスタ(Qp2)3903は、p-SiTFTで構成されている。

[0260]

また、第2のp型MOSトランジスタ(Qp2)3903のゲート電極とソース電極はともに電圧保持容量電極105に接続されているため、第2のp型MOSトランジスタ(Qp2)3903のゲート・ソース間電圧Vgspは0Vとなる。このバイアス条件下で、第2のp型MOSトランジスタ(Qp2)3903のソース・ドレイン間抵抗Rdspが前述の式(3)を満たすように、第2のp型MOSトランジスタ(Qp2)3903の関値電圧をチャネル・ドーズにより正側にシフト制御している。その時の、第2のp型MOSトランジスタ(Qp2)3903のドレイン電流・ゲート電圧特性と動作点は、図14に示したものと同様である。すなわち、図14に示すように、ゲート・ソース間電圧が0Vの時、ドレイン電流が約1E-8(A)となるように、チャネルドーズにより、関値電圧が正側にシフト制御されている。その結果、第2のp型MOSトランジスタ(Qp2)3903のドレイン電流はおよそ1E-8(A)となり、ソース・ドレイン間電圧Vdspが-10Vの時、ソース・ドレイン間抵抗Rdspは1G

 Ω となる。また、第2のp型MOSトランジスタ(Qp2)3903は、弱反転 領域で動作しており、ソース・ドレイン間電圧 $Vdspm-2\sim-14V$ と変化 しても、ドレイン電流はほぼ一定である。第2のp型MOSトランジスタ(Qp2)3903は、第1のp型MOSトランジスタ(Qp1)3902をアナログ アンプとして動作させる場合の、バイアス電流源として動作している。

[0261]

第21の実施の形態では、第19、第20の実施の形態で必要であった、バイ アス電源VB3904、ソース電源VS4001が不要となっているが、チャネ ルドーズ工程が余分に必要となる。

[0262]

以上説明した、図41に示す第21の実施の形態の液晶表示装置の駆動方法は、先に説明した第18~第20の実施の形態の液晶表示装置の駆動方法と同様である。すなわち、分極を有する強誘電性液晶、反強誘電性液晶、および1フィールド期間内に応答するOCBモード液晶のような高速液晶を駆動した場合には、画素電圧Vpix、液晶光透過率は図38に示したものと同様である。また、図41に示した液晶表示装置を用いてTN液晶を駆動する場合についても、図38に示した駆動方法と同様にして駆動することができる。

[0263]

すなわち、図41に示した液晶表示装置を用いれば、第18~第20の実施の 形態と同様に、液晶の応答に伴う画素電圧Vpixの変動を無くすことができる ようになり、1フィールド毎に所望の階調を得ることが可能となる。

[0264]

また、上記駆動方法では、水平走査期間の前にリセット期間を設けたが、リセット期間と水平走査期間と同じタイミングとなるようにして駆動することも可能である。その場合、画素の選択と第1のp型MOSトランジスタ(Qp)3902のリセットが同時に行われることになる。

[0265]

また、図41に示した液晶表示装置では、アナログアンプとして動作する第1のp型MOSトランジスタ(Qp1)3902のリセットを第1のp型MOSト

ランジスタ(Qp1)3902自身で行う構成となっているため、電源線、リセットスイッチ等の配線、回路が不要となっている。その結果、従来よりも小面積でアナログアンプを構成でき、高開口率化を図るのに顕著な効果が得られる。

[0266]

また、リセットパルス電源VRを別途設けているので、第5、第13の実施形態で説明した液晶表示装置に比べて、アンプのリセットに伴う走査パルス信号の 遅延を無くすことができるという利点を持っている。

[0267]

また、上記実施の形態では、n型MOS型トランジスタ(Qn)3901、第 1、第2のp型MOSトランジスタ(Qp1)3902、(Qp2)3903は、p-SiTFTで形成すると述べたが、a-SiTFT、CdSeTFT等の 他の薄膜トランジスタで形成しても良いし、単結晶シリコントランジスタで形成 しても良い。

[0268]

以上説明した、第21の実施の形態の液晶表示装置およびその駆動方法を、1フィールド(1フレーム)期間に入射する光の色を切り換えてカラー表示を行う時分割駆動方式の液晶表示装置に適用したところ、色再現性の良い、高階調表示を実現することができた。これは、本発明の液晶表示装置が、分極を有する強誘電性液晶、反強誘電性液晶、又は1フィールド(1フレーム)期間内に応答するOCBモード液晶のような高速液晶を駆動した場合においても、液晶の応答に伴う画素電圧の変動が発生せず、1フィールド(1フレーム)期間毎に所望の階調表示を行うことがでるという特徴によるものである。この際、液晶材料として、無関反強誘電性液晶を用いた。

[0269]

次に本発明の第22の実施の形態について図面を参照して詳細に説明する。図42は、本発明の液晶表示装置の第22の実施の形態を示す図である。図に示すように、本発明の液晶表示装置は、ゲート電極が走査線101に接続され、ソース電極及びドレイン電極の一方が信号線102に接続されたp型MOS型トランジスタ(Qp)4201と、ゲート電極がそのp型MOSトランジスタ(Qp)

4201のソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の一方がリセットパルス電源VR3704に接続され、ソース電極及びドレイン電極の他方が画素電極107に接続されたn型MOSトランジスタ(Qn)4202と、そのn型MOSトランジスタ(Qn)4202のゲート電極と電圧保持容量電極105との間に形成された電圧保持容量106と、画素電極107と電圧保持容量電極105の間に接続された抵抗RL4203と、画素電極107と対向電極108との間でスイッチングさせる液晶109とで構成されている。ここで、p型MOS型トランジスタ(Qp)4201およびn型MOSトランジスタ(Qn)4202は、p-SiTFTで構成されている。

[0270]

また、抵抗RL4203の値は、第6の実施の形態と同様に、液晶の応答時定数を決めている抵抗成分の値以下に設定されている。すなわち、図60、図62に示した液晶等価回路における抵抗Rr、Rspと、抵抗RL4203は前述の式(1)に示す関係となっている。

[0271]

たとえば、抵抗Rspが5G Ω である場合には、抵抗RL4203は1G Ω 程度の値に設定されてる。1G Ω という通常の半導体集積回路では用いられない大きな抵抗は、第2の実施の形態で説明したように、半導体薄膜か、もしくは不純物ドーピングされた半導体薄膜で形成する。

[0272]

すなわち、抵抗RL4203を、ライトリー・ドーピングされた n型半導体薄膜 (n-)で形成した場合の構造、および形成方法は、図16に示したものと同様である。また、抵抗RL4203を不純物のドーピングされていない半導体薄膜 (i層)で形成した場合の構造、および形成方法は、図17に示したものと同様である。また、抵抗RL4203を、ライトリー・ドーピングされた p型半導体薄膜 (p-)で形成した場合の構造、および形成方法は、図18に示したものと同様である。以上、図42に示す抵抗RL4203を半導体薄膜、不純物ドーピングされた半導体薄膜で形成する場合について説明したが、式 (1)を満たす抵抗であれば、他の材料を適用してもよい。

[0273]

以下、図42に示した画素構成を用いた液晶表示装置の駆動方法について説明する。図43は、図42に示した画素構成により、分極を有する強誘電性液晶、反強誘電性液晶、又は1フィールド期間内で応答するOCBモード液晶等の高速液晶を駆動した場合の、リセットパルス電圧VR、ゲート走査電圧Vg、データ信号電圧Vd、n型MOSトランジスタ(Qn)4202のゲート電圧Va、画素電圧Vpixのタイミングチャート、および液晶の光透過率の変化を示したものである。ここで、液晶は、電圧無印加時に暗い状態となる、ノーマリー・ブラックモードで動作する例を示している。

[0274]

図に示すように、リセットパルス電圧VRがローレベルVgLとなる期間においては、画素電極107は、n型MOSトランジスタ(Qn)4202を経由してゲート走査電圧VgLが転送されることによりリセット状態となる。ここで、下記に述べるように、n型MOSトランジスタ(Qn)4202は、リセットパルス電圧VRがハイレベルになった後、ソースフォロワ型のアナログアンプとして動作するが、リセットパルス電圧VRがローレベルの期間に、画素電圧VpixがVgLとなることで、p型MOSトランジスタ(Qp)3702のリセットが行われる。

リセットパルス電圧VRがローレベルVgLとなるリセット期間に続いて、ゲート走査電圧VgがローレベルVgLとなる期間において、p型MOSトランジスタ(Qp)4201はオン状態となり、信号線に入力されているデータ信号Vdがp型MOSトランジスタ(Qp)4201を経由してn型MOSトランジスタ(Qn)4202のゲート電極に転送される。水平走査期間が終了し、ゲート走査電圧Vgがハイレベルとなると、p型MOSトランジスタ(Qp)4201はオフ状態となり、n型MOSトランジスタ(Qn)4202のゲート電極に転送されたデータ信号は電圧保持容量105により保持される。この際、n型MOSトランジスタ(Qn)4202のゲート入力電圧Vaは、p型MOSトランジスタ(Qp)4201がオフ状態になる時刻において、p型MOSトランジスタ(Qn)4201のゲート・ソース間容量を経由してフィードスルー電圧と呼ば

一方、n型MOSトランジスタ(Qn)4202は、リセットパルス電圧VRがローレベルVgLとなるリセット期間にリセットが完了しており、水平走査期間以降は、画素電極107をソース電極としたソースフォロワ型アナログアンプとして動作する。この際、電圧保持容量電極105には、n型MOSトランジスタ(Qn)4202をアナログアンプとして動作させるために、少なくとも(VdminーVtn)よりも低い電圧を供給しておく。ここで、Vdminはデータ信号Vdの最小値、Vtnはn型MOSトランジスタ(Qn)4202の閾値電圧である。n型MOSトランジスタ(Qn)4202は、次のフィールドでリセットパルス電圧VRがVgLとなってリセットが行われるまでの間、その保持されたゲート入力電圧Vaに応じたアナログ階調電圧を出力することができる。その出力電圧は、n型MOSトランジスタ(Qn)4202のトランス・コンダクタンスgmnと抵抗RL4203との値によって変わるが、およそ、前述の式(4)で表される。

[0275]

以上説明したように、本発明の液晶表示装置を用いれば、従来技術で述べたような液晶の応答に伴う画素電圧 V p i x の変動を無くすことができるようになり、図43の液晶光透過率にも示されるように、1フィールド毎に所望の階調を得ることが可能となる。

また、上記駆動方法では、水平走査期間の前にリセット期間を設けたが、リセット期間と水平走査期間と同じタイミングとなるようにして駆動することも可能である。その場合、画素の選択とn型MOSトランジスタ(Qn)4202のリセットが同時に行われることになる。

[0276]

また、本発明の液晶表示装置では、アナログアンプとして動作するn型MOSトランジスタ(Qn)4202のリセットをn型MOSトランジスタ(Qn)4202自身で行う構成となっているため、電源線、リセットスイッチ等の配線、回路が不要となっている。その結果、従来よりも小面積でアナログアンプを構成でき、高開口率化を図るのに顕著な効果が得られる。

[0277]

また、リセットパルス電源VRを別途設けているので、第6、第14の実施形態で説明した液晶表示装置に比べて、アンプのリセットに伴う走査パルス信号の遅延を無くすことができるという利点を持っている。

[0278]

また、上記実施の形態では、p型MOS型トランジスタ(Qp)4201およびn型MOSトランジスタ(Qn)4202は、p-SiTFTで形成すると述べたが、a-SiTFT、CdSeTFT等の他の薄膜トランジスタで形成しても良いし、単結晶シリコントランジスタで形成しても良い。

[0279]

また、図43に示した駆動方法と同様の駆動方法により、TN液晶を駆動することも当然可能である。従来の液晶表示装置では、TN液晶の分子がスイッチングすることにより液晶容量が変化し、前述の図61に示したように、画素電圧Vpixが変動してしまい、本来の液晶光透過率T0を得ることができない。それに対し、図42に示した本発明の液晶表示装置においては、n型MOSトランジスタ(Qn)4202がアンプとして動作し、TN液晶の容量の変化に影響されることなく液晶109に一定の電圧を印加し続けることができるので、本来の光透過率が得られ、正確な階調表示を行うことができる。

[0280]

以上説明した、第22の実施の形態の液晶表示装置およびその駆動方法を、1フィールド(1フレーム)期間に入射する光の色を切り換えてカラー表示を行う時分割駆動方式の液晶表示装置に適用したところ、色再現性の良い、高階調表示を実現することができた。これは、本発明の液晶表示装置が、分極を有する強誘電性液晶、反強誘電性液晶、又は1フィールド(1フレーム)期間内に応答する

OCBモード液晶のような高速液晶を駆動した場合においても、液晶の応答に伴う画素電圧の変動が発生せず、1フィールド(1フレーム)期間毎に所望の階調表示を行うことがでるという特徴によるものである。この際、液晶材料として、無閾反強誘電性液晶を用いた。

[0281]

次に本発明の第23の実施の形態について図面を参照して詳細に説明する。図 44は、本発明の液晶表示装置の第23の実施の形態を示す図である。図に示す ように、本発明の液晶表示装置は、ゲート電極が走査線101に接続され、ソー ス電極及びドレイン電極の一方が信号線102に接続されたp型MOS型トラン ジスタ(Qp)4401と、ゲート電極がそのp型MOSトランジスタ(Qp) 4401のソース電極及びドレイン電極の他方に接続され、ソース電極及びドレ イン電極の一方がリセットパルス電源VR3704に接続され、ソース電極及び ドレイン電極の他方が画素電極107に接続された第1のn型MOSトランジス タ (Qn1) 4402と、その第1のn型MOSトランジスタ (Qn1) 440 2のゲート電極と電圧保持容量電極105との間に形成された電圧保持容量10 6と、ゲート電極がバイアス電源VB4404に接続され、ソース電極が前記電 圧保持容量電極105に接続され、ドレイン電極が前記画素電極に接続された第 2のn型MOSトランジスタ (Qn2) 4403と、画素電極107と対向電極 108との間でスイッチングさせる液晶109とで構成されている。ここで、p 型MOS型トランジスタ(Qp)4401、および第1、第2のn型MOSトラ ンジスタ (Qn1) 4402、 (Qn2) 4403は、p-SiTFTで構成さ れている。また、第2のn型MOSトランジスタ(Qn2)4403のゲート電 極に供給するバイアス電源VB4404は、第2のn型MOSトランジスタ(Q n2) 4403のソースドレイン間抵抗Rdsnが、液晶の応答時定数を決めて いる抵抗成分の値以下となるように設定されている。すなわち、図60、図62 に示した液晶等価回路における抵抗Rr、Rspと、ソース・ドレイン間抵抗R d s n は、前述の式(5)に示す関係となっている。

[0282]

たとえば、抵抗Rspが5GΩである場合には、ソース・ドレイン間抵抗Rd

snが1GΩを越えないようなバイアス電源VB4404が供給される。その時の、第2のn型MOSトランジスタ(Qn2)4403のドレイン電流・ゲート電圧特性と動作点は、図23に示したものと同様である。すなわち、図23の例では、第2のn型MOSトランジスタ(Qn2)4403のゲート・ソース間電圧(VB-VCH)を3V程度に設定している。その結果、第2のn型MOSトランジスタ(Qn2)4403のドレイン電流はおよそ1E-8(A)となり、ソース・ドレイン間電圧Vdsnが10Vの時、ソース・ドレイン間抵抗Rdsnは1GΩとなる。また、第2のn型MOSトランジスタ(Qn2)4403は、弱反転領域で動作しており、ソース・ドレイン間電圧Vdsnが2~14Vと変化しても、ドレイン電流はほぼ一定である。第2のn型MOSトランジスタ(Qn2)4403は、第1のn型MOSトランジスタ(Qn1)4402をアナログアンプとして動作させる場合の、バイアス電流源として動作している。

[0283]

以上説明した、図44に示す第23の実施の形態の液晶表示装置の駆動方法は、先に図43を用いて説明した第22の実施の形態の液晶表示装置の駆動方法と同様である。すなわち、分極を有する強誘電性液晶、反強誘電性液晶、および1フィールド期間内に応答するOCBモード液晶のような高速液晶を駆動した場合には、画素電圧Vpix、液晶光透過率は図43に示したものと同様である。また、図44に示した液晶表示装置を用いてTN液晶を駆動する場合についても、図43に示した駆動方法と同様にして駆動することができる。

[0284]

すなわち、図43に示した液晶表示装置を用いれば、第22の実施の形態と同様に、液晶の応答に伴う画素電圧Vpixの変動を無くすことができるようになり、1フィールド毎に所望の階調を得ることが可能となる。

[0285]

また、上記駆動方法では、水平走査期間の前にリセット期間を設けたが、リセット期間と水平走査期間と同じタイミングとなるようにして駆動することも可能である。その場合、画素の選択と第1のn型MOSトランジスタ(Qn)4402のリセットが同時に行われることになる。

[0286]

また、図44に示した液晶表示装置では、アナログアンプとして動作する第1のn型MOSトランジスタ(Qn1)4402のリセットを第1のn型MOSトランジスタ(Qn1)4402自身で行う構成となっているため、電源線、リセットスイッチ等の配線、回路が不要となっている。その結果、従来よりも小面積でアナログアンプを構成でき、高開口率化を図るのに顕著な効果が得られる。

[0287]

また、リセットパルス電源VRを別途設けているので、第7、第15の実施形態で説明した液晶表示装置に比べて、アンプのリセットに伴う走査パルス信号の遅延を無くすことができるという利点を持っている。

[0288]

また、上記実施の形態では、p型MOS型トランジスタ(Qp)4401、第 1、第2のn型MOSトランジスタ(Qn1)4402、(Qn2)4403は、p-SiTFTで形成すると述べたが、a-SiTFT、CdSeTFT等の他の薄膜トランジスタで形成しても良いし、単結晶シリコントランジスタで形成しても良い。

[0289]

以上説明した、第23の実施の形態の液晶表示装置およびその駆動方法を、1フィールド(1フレーム)期間に入射する光の色を切り換えてカラー表示を行う時分割駆動方式の液晶表示装置に適用したところ、色再現性の良い、高階調表示を実現することができた。これは、本発明の液晶表示装置が、分極を有する強誘電性液晶、反強誘電性液晶、又は1フィールド(1フレーム)期間内に応答するOCBモード液晶のような高速液晶を駆動した場合においても、液晶の応答に伴う画素電圧の変動が発生せず、1フィールド(1フレーム)期間毎に所望の階調表示を行うことがでるという特徴によるものである。この際、液晶材料として、無閾反強誘電性液晶を用いた。

[0290]

次に本発明の第24の実施の形態について図面を参照して詳細に説明する。図45は、本発明の液晶表示装置の第24の実施の形態を示す図である。図に示す

ように、本発明の液晶表示装置は、ゲート電極が走査線101に接続され、ソース電極及びドレイン電極の一方が信号線102に接続されたp型MOS型トランジスタ(Qp)4401と、ゲート電極がそのp型MOSトランジスタ(Qp)4401のソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の一方がリセットパルス電源VR3704に接続され、ソース電極及びドレイン電極の他方が画素電極107に接続された第1のn型MOSトランジスタ(Qn1)4402と、その第1のn型MOSトランジスタ(Qn1)4402のゲート電極と電圧保持容量電極105との間に形成された電圧保持容量106と、ゲート電極が電圧保持容量電極105に接続され、ソース電極がソース電源VS4501に接続され、ドレイン電極が画素電極107に接続された第2のn型MOSトランジスタ(Qn2)4403と、画素電極107と対向電極108との間でスイッチングさせる液晶109とで構成されている。ここで、p型MOS型トランジスタ(Qp)4401、および第1、第2のn型MOSトランジスタ(Qn1)4402、(Qn2)4403は、p-SiTFTで構成されている。

[0291]

また、第2のn型MOSトランジスタ(Qn2)4403のソース電極に供給するソース電源VS4501は、第2のn型MOSトランジスタ(Qn2)4403のソースドレイン間抵抗Rdsnが、液晶の応答時定数を決めている抵抗成分の値以下となるように設定されている。すなわち、図60、図62に示した液晶等価回路における抵抗Rr、Rspと、ソース・ドレイン間抵抗Rdsnは、前述の式(5)に示された関係となっており、たとえば、抵抗Rspが5GQである場合には、ソース・ドレイン間抵抗Rdsnが1GQを越えないようなソース電源VS4501が供給される。第2のn型MOSトランジスタ(Qn2)4403の動作点は、前述の図23に示した動作点と同様である。すなわち、図23の例では、第2のn型MOSトランジスタ(Qn2)4403のゲート・ソース間電圧(VCH-VS)を3V程度に設定している。その結果、第2のn型MOSトランジスタ(Qn2)4403のドレイン電流はおよそ1E-8(A)となり、ソース・ドレイン間電圧Vdsnが10Vの時、ソース・ドレイン間抵抗

Rdsnは1GΩとなる。また、第2のn型MOSトランジスタ(Qn2)4403は、弱反転領域で動作しており、ソース・ドレイン間電圧Vdsnが2~14Vと変化しても、ドレイン電流はほぼ一定である。第2のn型MOSトランジスタ(Qn2)4403は、第1のn型MOSトランジスタ(Qn1)4402をアナログアンプとして動作させる場合の、バイアス電流源として動作している

[0292]

以上説明した、図45に示す第24の実施の形態の液晶表示装置の駆動方法は、先に説明した第22、第23の実施の形態の液晶表示装置の駆動方法と同様である。すなわち、分極を有する強誘電性液晶、反強誘電性液晶、および1フィールド期間内に応答するOCBモード液晶のような高速液晶を駆動した場合には、画素電圧Vpix、液晶光透過率は図43に示したものと同様である。また、図45に示した液晶表示装置を用いてTN液晶を駆動する場合についても、図43に示した駆動方法と同様にして駆動することができる。

[0293]

すなわち、図45に示した液晶表示装置を用いれば、第22、第23の実施の 形態と同様に、液晶の応答に伴う画素電圧Vpixの変動を無くすことができる ようになり、1フィールド毎に所望の階調を得ることが可能となる。

[0294]

また、上記駆動方法では、水平走査期間の前にリセット期間を設けたが、リセット期間と水平走査期間と同じタイミングとなるようにして駆動することも可能である。その場合、画素の選択と第1のn型MOSトランジスタ(Qn)4402のリセットが同時に行われることになる。

[0295]

また、図45に示した液晶表示装置では、アナログアンプとして動作する第1のn型MOSトランジスタ(Qn1)4402のリセットを第1のn型MOSトランジスタ(Qn1)4402自身で行う構成となっているため、電源線、リセットスイッチ等の配線、回路が不要となっている。その結果、従来よりも小面積でアナログアンプを構成でき、高開口率化を図るのに顕著な効果が得られる。

[0296]

また、リセットパルス電源VRを別途設けているので、第8、第16の実施形態で説明した液晶表示装置に比べて、アンプのリセットに伴う走査パルス信号の遅延を無くすことができるという利点を持っている。

[0297]

また、上記実施の形態では、p型MOS型トランジスタ(Qp)4401、第 1、第2のn型MOSトランジスタ(Qn1)4402、(Qn2)4403は、p-SiTFTで形成すると述べたが、a-SiTFT、CdSeTFT等の他の薄膜トランジスタで形成しても良いし、単結晶シリコントランジスタで形成しても良い。

[0298]

以上説明した、第24の実施の形態の液晶表示装置およびその駆動方法を、1フィールド(1フレーム)期間に入射する光の色を切り換えてカラー表示を行う時分割駆動方式の液晶表示装置に適用したところ、色再現性の良い、高階調表示を実現することができた。これは、本発明の液晶表示装置が、分極を有する強誘電性液晶、反強誘電性液晶、又は1フィールド(1フレーム)期間内に応答するOCBモード液晶のような高速液晶を駆動した場合においても、液晶の応答に伴う画素電圧の変動が発生せず、1フィールド(1フレーム)期間毎に所望の階調表示を行うことがでるという特徴によるものである。この際、液晶材料として、無閾反強誘電性液晶を用いた。

[0299]

次に本発明の第25の実施の形態について図面を参照して詳細に説明する。図46は、本発明の液晶表示装置の第25の実施の形態を示す図である。図に示すように、本発明の液晶表示装置は、ゲート電極が走査線101に接続され、ソース電極及びドレイン電極の一方が信号線102に接続されたp型MOS型トランジスタ(Qp)4401と、ゲート電極がそのp型MOSトランジスタ(Qp)4401のソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の一方がリセットパルス電源VR3704に接続され、ソース電極及びドレイン電極の他方が画素電極107に接続された第1のn型MOSトランジス

タ(Qn1)4402と、その第1のn型MOSトランジスタ(Qn1)4402のゲート電極と電圧保持容量電極105との間に形成された電圧保持容量106と、ゲート電極およびソース電極が電圧保持容量電極105に接続され、ドレイン電極が画素電極107に接続された第2のn型MOSトランジスタ(Qn2)4403と、画素電極107と対向電極108との間でスイッチングさせる液晶109とで構成されている。ここで、p型MOS型トランジスタ(Qp)4401、および第1、第2のn型MOSトランジスタ(Qn1)4402、(Qn2)4403は、p-SiTFTで構成されている。

[0300]

また、第2のn型MOSトランジスタ(Qn2)4403のゲート電極とソー ス電極はともに電圧保持容量電極105に接続されているため、第2のn型MO Sトランジスタ(Qn2)4403のゲート・ソース間電圧Vgsnは0Vとな る。このバイアス条件下で、第2のn型MOSトランジスタ(Qn2)4403 のソース・ドレイン間抵抗Rdsnが前述の式(5)を満たすように、第2のn 型MOSトランジスタ(Qn2)4403の閾値電圧をチャネル・ドーズにより 負側にシフト制御している。その時の、第2のn型MOSトランジスタ(Qn2)4403のドレイン電流・ゲート電圧特性と動作点は、図26に示したものと 同様である。すなわち、図26に示すように、ゲート・ソース間電圧が0Vの時 ドレイン電流が約1E-8(A)となるように、チャネルドーズにより、閾値 電圧が負側にシフト制御されている。その結果、第2のn型MOSトランジスタ (Qn2)4403のドレイン電流はおよそ1E-8(A)となり、ソース・ド レイン間電圧Vdsnが10Vの時、ソース・ドレイン間抵抗Rdsnは1GΩ となる。また、第2のn型MOSトランジスタ(Qn2)4403は、弱反転領 域で動作しており、ソース・ドレイン間電圧Vdsnが2~14Vと変化しても 、ドレイン電流はほぼ一定である。第2のn型MOSトランジスタ(Qn2)4 403は、第1のn型MOSトランジスタ(Qn1)4402をアナログアンプ として動作させる場合の、バイアス電流源として動作している。

[0301]

第25の実施の形態では、第23、第24の実施の形態で必要であった、バイ

アス電源VB4404、ソース電源VS4501が不要となっているが、チャネルドーズ工程が余分に必要となる。

[0302]

以上説明した、図46に示す第25の実施の形態の液晶表示装置の駆動方法は、先に説明した第22~第24の実施の形態の液晶表示装置の駆動方法と同様である。すなわち、分極を有する強誘電性液晶、反強誘電性液晶、および1フィールド期間内に応答するOCBモード液晶のような高速液晶を駆動した場合には、画素電圧Vpix、液晶光透過率は図43に示したものと同様である。また、図46に示した液晶表示装置を用いてTN液晶を駆動する場合についても、図43に示した駆動方法と同様にして駆動することができる。

[0303]

すなわち、図46に示した液晶表示装置を用いれば、第22~第24の実施の 形態と同様に、液晶の応答に伴う画素電圧Vpixの変動を無くすことができる ようになり、1フィールド毎に所望の階調を得ることが可能となる。

[0304]

また、上記駆動方法では、水平走査期間の前にリセット期間を設けたが、リセット期間と水平走査期間と同じタイミングとなるようにして駆動することも可能である。その場合、画素の選択と第1のn型MOSトランジスタ(Qn)4402のリセットが同時に行われることになる。

[0305]

また、図46に示した液晶表示装置では、アナログアンプとして動作する第1のn型MOSトランジスタ(Qn1)4402のリセットを第1のn型MOSトランジスタ(Qn1)4402自身で行う構成となっているため、電源線、リセットスイッチ等の配線、回路が不要となっている。その結果、従来よりも小面積でアナログアンプを構成でき、高開口率化を図るのに顕著な効果が得られる。

[0306]

また、上記実施の形態では、p型MOS型トランジスタ(Qp)4401、第 1、第2のn型MOSトランジスタ(Qn1)4402、(Qn2)4403は、p-SiTFTで形成すると述べたが、a-SiTFT、CdSeTFT等の 他の薄膜トランジスタで形成しても良いし、単結晶シリコントランジスタで形成 しても良い。

[0307]

以上説明した、第25の実施の形態の液晶表示装置およびその駆動方法を、1フィールド(1フレーム)期間に入射する光の色を切り換えてカラー表示を行う時分割駆動方式の液晶表示装置に適用したところ、色再現性の良い、高階調表示を実現することができた。これは、本発明の液晶表示装置が、分極を有する強誘電性液晶、反強誘電性液晶、又は1フィールド(1フレーム)期間内に応答するOCBモード液晶のような高速液晶を駆動した場合においても、液晶の応答に伴う画素電圧の変動が発生せず、1フィールド(1フレーム)期間毎に所望の階調表示を行うことがでるという特徴によるものである。この際、液晶材料として、無閾反強誘電性液晶を用いた。

[0308]

次に本発明の第26の実施の形態について図面を参照して詳細に説明する。図47は、本発明の液晶表示装置の第26の実施の形態を示す図である。図に示すように、本発明の液晶表示装置は、ゲート電極が走査線101に接続され、ソース電極及びドレイン電極の一方が信号線102に接続された第1のn型MOS型トランジスタ(Qn1)4701と、ゲート電極がその第1のn型MOSトランジスタ(Qn1)4701のソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の一方がリセットパルス電源VR3704に接続され、ソース電極及びドレイン電極の他方が画素電極107に接続された第2のn型MOSトランジスタ(Qn2)4702と、その第2のn型MOSトランジスタ(Qn2)4702と、その第2のn型MOSトランジスタ(Qn2)4702と、産の間に形成された電圧保持容量106と、画素電極107と電圧保持容量電極105の間に接続された抵抗RL4703と、画素電極107と対向電極108との間でスイッチングさせる液晶109とで構成されている。ここで、第1、第2のn型MOS型トランジスタ(Qn1)4701および(Qn2)4702は、p-SiTFTで構成されている。

[0309]

また、抵抗RL4703の値は、第6の実施の形態と同様に、液晶の応答時定数を決めている抵抗成分の値以下に設定されている。すなわち、図60、図62に示した液晶等価回路における抵抗Rr、Rspと、抵抗RL4703は前述の式(1)に示す関係となっている。

[0310]

たとえば、抵抗Rspが5G Ω である場合には、抵抗RL4703は1G Ω 程度の値に設定されてる。1G Ω という通常の半導体集積回路では用いられない大きな抵抗は、第6の実施の形態で説明したように、半導体薄膜か、もしくは不純物ドーピングされた半導体薄膜で形成する。

[0311]

すなわち、抵抗RL4703を、ライトリー・ドーピングされた n型半導体薄膜 (n-) で形成した場合の構造、および形成方法は、図16に示したものと同様である。また、抵抗RL4703を不純物のドーピングされていない半導体薄膜 (i層) で形成した場合の構造、および形成方法は、図17に示したものと同様である。また、抵抗RL4703を、ライトリー・ドーピングされた n型半導体薄膜 (n-) で形成した場合の構造、および形成方法は、図18に示したものと同様である。以上、図47に示す抵抗RL4703を半導体薄膜、不純物ドーピングされた半導体薄膜で形成する場合について説明したが、式 (1) を満たす抵抗であれば、他の材料を適用してもよい。

[0312]

以下、図47に示した画素構成を用いた液晶表示装置の駆動方法について説明する。図48は、図47に示した画素構成により、分極を有する強誘電性液晶、反強誘電性液晶、又は1フィールド期間内で応答するOCBモード液晶等の高速液晶を駆動した場合の、リセットパルス電圧VR、ゲート走査電圧Vg、データ信号電圧Vd、第2のn型MOSトランジスタ(Qn2)4702のゲート電圧Va、画素電圧Vpixのタイミングチャート、および液晶の光透過率の変化を示したものである。ここで、液晶は、電圧無印加時に暗い状態となる、ノーマリー・ブラックモードで動作する例を示している。

図に示すように、リセットパルス電圧VRがローレベルVgLとなる期間にお

いては、画素電極107は、第2のn型MOSトランジスタ(Qn2)4702 を経由してゲート走査電圧VgLが転送されることによりリセット状態となる。ここで、下記に述べるように、第2のn型MOSトランジスタ(Qn2)470 2は、リセットパルスVRがハイレベルになった後、ソースフォロワ型のアナログアンプとして動作するが、リセットパルス電圧VRがローレベルの期間に、画素電圧VpixがVgLとなることで、第2のn型MOSトランジスタ(Qn2)4702のリセットが行われる。

リセットパルス電圧VRがローレベルVgLとなるリセット期間に続いて、ゲ ート走査電圧VgがハイレベルVgHとなる期間において、第1のn型MOSト ランジスタ(Qn1)4701はオン状態となり、信号線に入力されているデー タ信号Vdが第1のn型MOSトランジスタ(Qn1)4701を経由して第2 のn型MOSトランジスタ(Qn2)4702のゲート電極に転送される。水平 走査期間が終了し、ゲート走査電圧Vgがローレベルとなると、第1のn型MO Sトランジスタ(Qn1)4701はオフ状態となり、第2のn型MOSトラン ジスタ(Qn2)4702のゲート電極に転送されたデータ信号は電圧保持容量 105により保持される。この際、第2のn型MOSトランジスタ(Qn2)4 702のゲート入力電圧Vaは、第1のn型MOSトランジスタ(Qn1)47 01がオフ状態になる時刻において、第1のn型MOSトランジスタ(Qn1) 4701のゲート・ソース間容量を経由してフィードスルー電圧と呼ばれる電圧 シフトを起こす。図48には、Vf1、Vf2、Vf3で示されており、この電 圧シフトVf1~Vf3の量は、電圧保持容量105の値を大きく設計すること により小さくすることができる。第2のn型MOSトランジスタ(Qn2)47 02のゲート入力電圧Vaは、次のフィールド期間において、再びゲート走査電 EVgがハイレベルとなり、第1のn型MOSトランジスタ(Qn1)4701 が選択されるまで保持される。

一方、第2のn型MOSトランジスタ(Qn2)4702は、リセットパルス電圧VRがローレベルVgLとなるリセット期間にリセットが完了しており、水平走査期間以降は、画素電極107をソース電極としたソースフォロワ型アナログアンプとして動作する。この際、電圧保持容量電極105には、第2のn型M

OSトランジスタ(Qn2)4702をアナログアンプとして動作させるために、少なくとも(Vdmin-Vtn)よりも低い電圧を供給しておく。ここで、Vdminはデータ信号Vdの最小値、Vtnは第2のn型MOSトランジスタ(Qn2)4702の閾値電圧である。第2のn型MOSトランジスタ(Qn2)4702は、次のフィールドでリセットパルス電圧VRがVgLとなってリセットが行われるまでの間、その保持されたゲート入力電圧Vaに応じたアナログ階調電圧を出力することができる。その出力電圧は、第2のn型MOSトランジスタ(Qn2)4702のトランス・コンダクタンスgmnと抵抗RL4703との値によって変わるが、およそ、前述の式(4)で表される。

[0313]

以上説明したように、本発明の液晶表示装置を用いれば、従来技術で述べたような液晶の応答に伴う画素電圧 V p i x の変動を無くすことができるようになり、図48の液晶光透過率にも示されるように、1フィールド毎に所望の階調を得ることが可能となる。

また、上記駆動方法では、水平走査期間の前にリセット期間を設けたが、リセット期間と水平走査期間と同じタイミングとなるようにして駆動することも可能である。その場合、画素の選択と第2のn型MOSトランジスタ(Qn2)4702のリセットが同時に行われることになる。その時のタイミングチャートを図49に示す。

また、本発明の液晶表示装置では、アナログアンプとして動作する第2のn型MOSトランジスタ(Qn2)4702のリセットを第2のn型MOSトランジスタ(Qn2)4702自身で行う構成となっているため、電源線、リセットスイッチ等の配線、回路が不要となっている。その結果、従来よりも小面積でアナログアンプを構成でき、高開口率化を図るのに顕著な効果が得られる。

[0314]

また、リセットパルス電源VRを別途設けているので、第2、第10の実施形態で説明した液晶表示装置に比べて、アンプのリセットに伴う走査パルス信号の遅延を無くすことができるという利点を持っている。

[0315]

また、本実施の形態では、画素部がn型MOSトランジスタだけで構成されているので、作製プロセスが簡略になるという利点もある。

[0316]

また、上記実施の形態では、第1のn型MOS型トランジスタ(Qn1)4701および第2のn型MOSトランジスタ(Qn2)4702は、p-SiTFTで形成すると述べたが、a-SiTFT、CdSeTFT等の他の薄膜トランジスタで形成しても良いし、単結晶シリコントランジスタで形成しても良い。

[0317]

また、図48、図49に示した駆動方法と同様の駆動方法により、TN液晶を駆動することも当然可能である。従来の液晶表示装置では、TN液晶の分子がスイッチングすることにより液晶容量が変化し、前述の図61に示したように、画素電圧Vpixが変動してしまい、本来の液晶光透過率T0を得ることができない。それに対し、図47に示した本発明の液晶表示装置においては、第2のn型MOSトランジスタ(Qn2)4702がアンプとして動作し、TN液晶の容量の変化に影響されることなく液晶109に一定の電圧を印加し続けることができるので、本来の光透過率が得られ、正確な階調表示を行うことができる。

[0318]

以上説明した、第26の実施の形態の液晶表示装置およびその駆動方法を、1フィールド(1フレーム)期間に入射する光の色を切り換えてカラー表示を行う時分割駆動方式の液晶表示装置に適用したところ、色再現性の良い、高階調表示を実現することができた。これは、本発明の液晶表示装置が、分極を有する強誘電性液晶、反強誘電性液晶、又は1フィールド(1フレーム)期間内に応答するOCBモード液晶のような高速液晶を駆動した場合においても、液晶の応答に伴う画素電圧の変動が発生せず、1フィールド(1フレーム)期間毎に所望の階調表示を行うことがでるという特徴によるものである。この際、液晶材料として、無関反強誘電性液晶を用いた。

[0319]

次に本発明の第27の実施の形態について図面を参照して詳細に説明する。図 50は、本発明の液晶表示装置の第27の実施の形態を示す図である。図に示す ように、本発明の液晶表示装置は、ゲート電極が走査線101に接続され、ソー ス電極及びドレイン電極の一方が信号線102に接続された第1のn型MOS型 トランジスタ(Qn1)5001と、ゲート電極がその第1のn型MOSトラン ジスタ(Qn1)5001のソース電極及びドレイン電極の他方に接続され、ソ ース電極及びドレイン電極の一方がリセットパルス電源VR3704に接続され 、ソース電極及びドレイン電極の他方が画素電極107に接続された第2のn型 MOSトランジスタ(Qn2)5002と、その第2のn型MOSトランジスタ (Qn2)5002のゲート電極と電圧保持容量電極105との間に形成された 電圧保持容量106と、ゲート電極がバイアス電源VB5004に接続され、ソ ース電極が前記電圧保持容量電極105に接続され、ドレイン電極が前記画素電 極に接続された第3のn型MOSトランジスタ(Qn3)5003と、画素電極 107と対向電極108との間でスイッチングさせる液晶109とで構成されて いる。ここで、第1のn型MOS型トランジスタ(Qn1)5001、および第 2、第3のn型MOSトランジスタ(Qn2)5002、(Qn3)5003は 、p-SiTFTで構成されている。また、第3のn型MOSトランジスタ(Q n3) 5003のゲート電極に供給するバイアス電源VB5004は、第3のn 型MOSトランジスタ(Qn3)5003のソースドレイン間抵抗Rdsnが、 液晶の応答時定数を決めている抵抗成分の値以下となるように設定されている。 すなわち、図60、図62に示した液晶等価回路における抵抗Rr、Rspと、 ソース・ドレイン間抵抗Rdsnは、前述の式(5)に示す関係となっている。

[0320]

たとえば、抵抗Rspが5GΩである場合には、ソース・ドレイン間抵抗Rdsnが1GΩを越えないようなバイアス電源VB5004が供給される。その時の、第3のn型MOSトランジスタ(Qn3)5003のドレイン電流・ゲート電圧特性と動作点は、図23に示したものと同様である。すなわち、図23の例では、第3のn型MOSトランジスタ(Qn3)5003のゲート・ソース間電圧(VB-VCH)を3V程度に設定している。その結果、第3のn型MOSトランジスタ(Qn3)5003のドレイン電流はおよそ1E-8(A)となり、ソース・ドレイン間電圧Vdsnが10Vの時、ソース・ドレイン間抵抗Rds

[0321]

以上説明した、図50に示す第27の実施の形態の液晶表示装置の駆動方法は、先に図48、図49を用いて説明した第26の実施の形態の液晶表示装置の駆動方法と同様である。すなわち、分極を有する強誘電性液晶、反強誘電性液晶、および1フィールド期間内に応答するOCBモード液晶のような高速液晶を駆動した場合には、画素電圧Vpix、液晶光透過率は図48、図49に示したものと同様である。また、図50に示した液晶表示装置を用いてTN液晶を駆動する場合についても、図48、図49に示した駆動方法と同様にして駆動することができる。

[0322]

すなわち、図50に示した液晶表示装置を用いれば、第26の実施の形態と同様に、液晶の応答に伴う画素電圧Vpixの変動を無くすことができるようになり、1フィールド毎に所望の階調を得ることが可能となる。

[0323]

また、図50に示した液晶表示装置では、アナログアンプとして動作する第2のn型MOSトランジスタ(Qn2)5002のリセットを第2のn型MOSトランジスタ(Qn2)5002自身で行う構成となっているため、電源線、リセットスイッチ等の配線、回路が不要となっている。その結果、従来よりも小面積でアナログアンプを構成でき、高開口率化を図るのに顕著な効果が得られる。

[0324]

また、リセットパルス電源VR3704を別途設けているので、第3、第11 の実施形態で説明した液晶表示装置に比べて、アンプのリセットに伴う走査パル ス信号の遅延を無くすことができるという利点を持っている。

[0325]

また、本実施の形態では、画素部がn型MOSトランジスタだけで構成されているので、作製プロセスが簡略になるという利点もある。

[0326]

また、上記実施の形態では、第1のn型MOS型トランジスタ(Qn1)5001、第2、第3のn型MOSトランジスタ(Qn2)5002、(Qn3)5003は、p-SiTFTで形成すると述べたが、a-SiTFT、CdSeTFT等の他の薄膜トランジスタで形成しても良いし、単結晶シリコントランジスタで形成しても良い。

[0327]

以上説明した、第27の実施の形態の液晶表示装置およびその駆動方法を、1フィールド(1フレーム)期間に入射する光の色を切り換えてカラー表示を行う時分割駆動方式の液晶表示装置に適用したところ、色再現性の良い、高階調表示を実現することができた。これは、本発明の液晶表示装置が、分極を有する強誘電性液晶、反強誘電性液晶、又は1フィールド(1フレーム)期間内に応答するOCBモード液晶のような高速液晶を駆動した場合においても、液晶の応答に伴う画素電圧の変動が発生せず、1フィールド(1フレーム)期間毎に所望の階調表示を行うことがでるという特徴によるものである。この際、液晶材料として、無閾反強誘電性液晶を用いた。

[0328]

次に本発明の第28の実施の形態について図面を参照して詳細に説明する。図51は、本発明の液晶表示装置の第28の実施の形態を示す図である。図に示すように、本発明の液晶表示装置は、ゲート電極が走査線101に接続され、ソース電極及びドレイン電極の一方が信号線102に接続された第1のn型MOS型トランジスタ(Qn1)5001と、ゲート電極がその第1のn型MOSトランジスタ(Qn1)5001のソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の一方がリセットパルス電源VR3704に接続され、ソース電極及びドレイン電極の一方がリセットパルス電源VR3704に接続され、ソース電極及びドレイン電極の他方が画素電極107に接続された第2のn型MOSトランジスタ(Qn2)5002と、その第2のn型MOSトランジスタ(Qn2)5002のゲート電極と電圧保持容量電極105との間に形成された

電圧保持容量106と、ゲート電極が電圧保持容量電極105に接続され、ソース電極がソース電源VS5101に接続され、ドレイン電極が画素電極107に接続された第3のn型MOSトランジスタ(Qn3)5003と、画素電極107と対向電極108との間でスイッチングさせる液晶109とで構成されている。ここで、第1のn型MOS型トランジスタ(Qn1)5001、および第2、第3のn型MOSトランジスタ(Qn2)5002、(Qn3)5003は、p-SiTFTで構成されている。

[0329]

また、第3のn型MOSトランジスタ(Qn3)5003のソース電極に供給 するソース電源VS5101は、第3のn型MOSトランジスタ(Qn3)50 03のソースドレイン間抵抗Rdsnが、液晶の応答時定数を決めている抵抗成 分の値以下となるように設定されている。すなわち、図60、図62に示した液 晶等価回路における抵抗Rェ、Rspと、ソース・ドレイン間抵抗Rdsnは、 前述の式(5)に示された関係となっており、たとえば、抵抗Rspが5GΩで ある場合には、ソース・ドレイン間抵抗Rdsnが1GΩを越えないようなソー ス電源VS5101が供給される。第3のn型MOSトランジスタ(Qn3)5 003の動作点は、前述の図23に示した動作点と同様である。すなわち、図2 3の例では、第3のn型MOSトランジスタ(Qn3)5003のゲート・ソー ス間電圧(VCH-VS)を3V程度に設定している。その結果、第3のn型M OSトランジスタ (Qn3) 5003のドレイン電流はおよそ1E-8 (A) と なり、ソース・ドレイン間電圧Vdsnが10Vの時、ソース・ドレイン間抵抗 Rdsnは1G Ω となる。また、第3 Ω n型MOSトランジスタ(Qn3)5 0 03は、弱反転領域で動作しており、ソース・ドレイン間電圧Vdsnが2~1 4 Vと変化しても、ドレイン電流はほぼ一定である。第3のn型MOSトランジ スタ(Qn3)5003は、第2のn型MOSトランジスタ(Qn2)5002 をアナログアンプとして動作させる場合の、バイアス電流源として動作している

[0330]

以上説明した、図51に示す第28の実施の形態の液晶表示装置の駆動方法は

、先に説明した第26、第27の実施の形態の液晶表示装置の駆動方法と同様である。すなわち、分極を有する強誘電性液晶、反強誘電性液晶、および1フィールド期間内に応答する〇CBモード液晶のような高速液晶を駆動した場合には、画素電圧Vpix、液晶光透過率は図48、図49に示したものと同様である。また、図51に示した液晶表示装置を用いてTN液晶を駆動する場合についても、図48、図49に示した駆動方法と同様にして駆動することができる。

[0331]

すなわち、図51に示した液晶表示装置を用いれば、第26、第27の実施の 形態と同様に、液晶の応答に伴う画素電圧Vpixの変動を無くすことができる ようになり、1フィールド毎に所望の階調を得ることが可能となる。

[0332]

また、図51に示した液晶表示装置では、アナログアンプとして動作する第2のn型MOSトランジスタ(Qn2)5002のリセットを第2のn型MOSトランジスタ(Qn2)5002自身で行う構成となっているため、電源線、リセットスイッチ等の配線、回路が不要となっている。その結果、従来よりも小面積でアナログアンプを構成でき、高開口率化を図るのに顕著な効果が得られる。

[0333]

また、リセットパルス電源VRを別途設けているので、第4、第12の実施形態で説明した液晶表示装置に比べて、アンプのリセットに伴う走査パルス信号の遅延を無くすことができるという利点を持っている。

[0334]

また、本実施の形態では、画素部がn型MOSトランジスタだけで構成されているので、作製プロセスが簡略になるという利点もある。

[0335]

また、上記実施の形態では、第1のn型MOS型トランジスタ(Qn1)5001、第2、第3のn型MOSトランジスタ(Qn2)5002、(Qn3)5003は、p-SiTFTで形成すると述べたが、a-SiTFT、CdSeTFT等の他の薄膜トランジスタで形成しても良いし、単結晶シリコントランジスタで形成しても良い。

[0336]

以上説明した、第28の実施の形態の液晶表示装置およびその駆動方法を、1フィールド(1フレーム)期間に入射する光の色を切り換えてカラー表示を行う時分割駆動方式の液晶表示装置に適用したところ、色再現性の良い、高階調表示を実現することができた。これは、本発明の液晶表示装置が、分極を有する強誘電性液晶、反強誘電性液晶、又は1フィールド(1フレーム)期間内に応答するOCBモード液晶のような高速液晶を駆動した場合においても、液晶の応答に伴う画素電圧の変動が発生せず、1フィールド(1フレーム)期間毎に所望の階調表示を行うことがでるという特徴によるものである。この際、液晶材料として、無閾反強誘電性液晶を用いた。

[0337]

次に本発明の第29の実施の形態について図面を参照して詳細に説明する。図 52は、本発明の液晶表示装置の第29の実施の形態を示す図である。図に示す ように、本発明の液晶表示装置は、ゲート電極が走査線101に接続され、ソー ス電極及びドレイン電極の一方が信号線102に接続された第1のn型MOS型 トランジスタ(Qn1)5001と、ゲート電極がその第1のn型MOSトラン ジスタ(Qn1)5001のソース電極及びドレイン電極の他方に接続され、ソ ース電極及びドレイン電極の一方がリセットパルス電源VR3704に接続され 、ソース電極及びドレイン電極の他方が画素電極107に接続された第2のn型 MOSトランジスタ(Qn2)5002と、その第2のn型MOSトランジスタ (Qn2) 5002のゲート電極と電圧保持容量電極105との間に形成された 電圧保持容量106と、ゲート電極およびソース電極が電圧保持容量電極105 に接続され、ドレイン電極が画素電極107に接続された第3のn型MOSトラ ンジスタ(Qn3)5003と、画素電極107と対向電極108との間でスイ ッチングさせる液晶109とで構成されている。ここで、第1のn型MOS型ト ランジスタ(Qn1)5001、および第2、第3のn型MOSトランジスタ(Qn2)5002、(Qn3)5003は、p-SiTFTで構成されている。

[0338]

また、第3のn型MOSトランジスタ(Qn3)5003のゲート電極とソー

ス電極はともに電圧保持容量電極105に接続されているため、第3のn型MO Sトランジスタ(Qn3)5003のゲート・ソース間電圧Vgsnは0Vとな る。このバイアス条件下で、第3のn型MOSトランジスタ(Qn3)5003 のソース・ドレイン間抵抗Rdsnが前述の式(5)を満たすように、第3のn 型MOSトランジスタ(Qn3)5003の閾値電圧をチャネル・ドーズにより 負側にシフト制御している。その時の、第3のn型MOSトランジスタ(Qn3)5003のドレイン電流・ゲート電圧特性と動作点は、図26に示したものと 同様である。すなわち、図26に示すように、ゲート・ソース間電圧が0Vの時 、ドレイン電流が約1E-8(A)となるように、チャネルドーズにより、閾値 電圧が正側にシフト制御されている。その結果、第3のn型MOSトランジスタ (Qn3)5003のドレイン電流はおよそ1E-8(A)となり、ソース・ド レイン間電圧Vdsnが10Vの時、ソース・ドレイン間抵抗Rdsnは1GΩ となる。また、第3のn型MOSトランジスタ(Qn3)5003は、弱反転領 域で動作しており、ソース・ドレイン間電圧Vdsnが2~14Vと変化しても 、ドレイン電流はほぼ一定である。第3のn型MOSトランジスタ(Qn3)5 003は、第2のn型MOSトランジスタ(Qn2)5002をアナログアンプ として動作させる場合の、バイアス電流源として動作している。

[0339]

第29の実施の形態では、第27、第28の実施の形態で必要であった、バイ アス電源VB5004、ソース電源VS5101が不要となっているが、チャネ ルドーズ工程が余分に必要となる。

[0340]

以上説明した、図52に示す第29の実施の形態の液晶表示装置の駆動方法は、先に説明した第26~第28の実施の形態の液晶表示装置の駆動方法と同様である。すなわち、分極を有する強誘電性液晶、反強誘電性液晶、および1フィールド期間内に応答するOCBモード液晶のような高速液晶を駆動した場合には、画素電圧Vpix、液晶光透過率は図48、および図49に示したものと同様である。また、図52に示した液晶表示装置を用いてTN液晶を駆動する場合についても、図48、図49に示した駆動方法と同様にして駆動することができる。

[0341]

すなわち、図52に示した液晶表示装置を用いれば、第26~第28の実施の 形態と同様に、液晶の応答に伴う画素電圧Vpixの変動を無くすことができる ようになり、1フィールド毎に所望の階調を得ることが可能となる。

[0342]

また、図52に示した液晶表示装置では、アナログアンプとして動作する第2のn型MOSトランジスタ(Qn2)5002のリセットを第2のn型MOSトランジスタ(Qn2)5002自身で行う構成となっているため、電源線、リセットスイッチ等の配線、回路が不要となっている。その結果、従来よりも小面積でアナログアンプを構成でき、高開口率化を図るのに顕著な効果が得られる。

[0343]

また、リセットパルス電源VRを別途設けているので、第5、第13の実施形態で説明した液晶表示装置に比べて、アンプのリセットに伴う走査パルス信号の遅延を無くすことができるという利点を持っている。

[0344]

また、本実施の形態では、画素部がn型MOSトランジスタだけで構成されているので、作製プロセスが簡略になるという利点もある。

[0345]

また、上記実施の形態では、第1のn型MOS型トランジスタ(Qn1)5001、第2、第3のn型MOSトランジスタ(Qn2)5002、(Qn3)5003は、p-SiTFTで形成すると述べたが、a-SiTFT、CdSeTFT等の他の薄膜トランジスタで形成しても良いし、単結晶シリコントランジスタで形成しても良い。

[0346]

以上説明した、第29の実施の形態の液晶表示装置およびその駆動方法を、1フィールド(1フレーム)期間に入射する光の色を切り換えてカラー表示を行う時分割駆動方式の液晶表示装置に適用したところ、色再現性の良い、高階調表示を実現することができた。これは、本発明の液晶表示装置が、分極を有する強誘電性液晶、反強誘電性液晶、又は1フィールド(1フレーム)期間内に応答する

OCBモード液晶のような高速液晶を駆動した場合においても、液晶の応答に伴う画素電圧の変動が発生せず、1フィールド(1フレーム)期間毎に所望の階調表示を行うことがでるという特徴によるものである。この際、液晶材料として、無閾反強誘電性液晶を用いた。

[0347]

次に本発明の第30の実施の形態について図面を参照して詳細に説明する。図53は、本発明の液晶表示装置の第30の実施の形態を示す図である。図に示すように、本発明の液晶表示装置は、ゲート電極が走査線101に接続され、ソース電極及びドレイン電極の一方が信号線102に接続された第1のp型MOS型トランジスタ(Qp1)5301と、ゲート電極がその第1のp型MOSトランジスタ(Qp1)5301のソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の一方がリセットパルス電源VR3704に接続され、ソース電極及びドレイン電極の他方が画素電極107に接続された第2のp型MOSトランジスタ(Qp2)5302と、その第2のp型MOSトランジスタ(Qp2)5302に、その第2のp型MOSトランジスタ(Qp2)5302に、要素電極107と電圧保持容量電極105との間に形成された電圧保持容量106と、画素電極107と電圧保持容量電極105の間に接続された抵抗RL5303と、画素電極107と対向電極108との間でスイッチングさせる液晶109とで構成されている。ここで、第1、第2のp型MOS型トランジスタ(Qp1)5301および(Qp2)5302は、p-SiTFTで構成されている。

[0348]

また、抵抗RL5303の値は、第2の実施の形態と同様に、液晶の応答時定数を決めている抵抗成分の値以下に設定されている。すなわち、図60、図62に示した液晶等価回路における抵抗Rr、Rspと、抵抗RL5303は前述の式(1)に示す関係となっている。

[0349]

たとえば、抵抗Rspが5G Ω である場合には、抵抗RL5303は1G Ω 程度の値に設定されてる。1G Ω という通常の半導体集積回路では用いられない大きな抵抗は、第2の実施の形態で説明したように、半導体薄膜か、もしくは不純

物ドーピングされた半導体薄膜で形成する。

[0350]

すなわち、抵抗RL5303を、ライトリー・ドーピングされたp型半導体薄膜(p-)で形成した場合の構造、および形成方法は、図4に示したものと同様である。また、抵抗RL5303を不純物のドーピングされていない半導体薄膜(i層)で形成した場合の構造、および形成方法は、図5に示したものと同様である。また、抵抗RL5303を、ライトリー・ドーピングされたp型半導体薄膜(p-)で形成した場合の構造、および形成方法は、図6に示したものと同様である。以上、図53に示す抵抗RL5303を半導体薄膜、不純物ドーピングされた半導体薄膜で形成する場合について説明したが、式(1)を満たす抵抗であれば、他の材料を適用してもよい。

[0351]

以下、図53に示した画素構成を用いた液晶表示装置の駆動方法について説明する。図54は、図53に示した画素構成により、分極を有する強誘電性液晶、反強誘電性液晶、又は1フィールド期間内で応答するOCBモード液晶等の高速液晶を駆動した場合の、リセットパルス電圧VR、ゲート走査電圧Vg、データ信号電圧Vd、第2のp型MOSトランジスタ(Qp2)5302のゲート電圧Va、画素電圧Vpixのタイミングチャート、および液晶の光透過率の変化を示したものである。ここで、液晶は、電圧無印加時に暗い状態となる、ノーマリー・ブラックモードで動作する例を示している。

[0352]

図に示すように、リセットパルス電圧VRがハイレベルVgHとなる期間においては、画素電極107は、第2のp型MOSトランジスタ(Qp2)5302を経由してゲート走査電圧VgHが転送されることによりリセット状態となる。ここで、下記に述べるように、第2のp型MOSトランジスタ(Qp2)5302は、リセットパルスVRがローレベルになった後、ソースフォロワ型のアナログアンプとして動作するが、リセットパルス電圧VRがハイレベルの期間に、画素電圧VpixがVgHとなることで、第2のp型MOSトランジスタ(Qp2)5302のリセットが行われる。

[0353]

リセットパルス電圧VRがハイレベルVgHとなるリセット期間に続いて、ゲ ート走査電圧VgがローレベルVgLとなる期間において、第1のp型MOSト ランジスタ (Qp1) 5301はオン状態となり、信号線に入力されているデー タ信号Vdが第1のp型MOSトランジスタ(Qp1)5301を経由して第2 のp型MOSトランジスタ(Qp2)5302のゲート電極に転送される。水平 走査期間が終了し、ゲート走査電圧Vgがハイレベルとなると、第1のp型MO Sトランジスタ(Qp1)5301はオフ状態となり、第2のp型MOSトラン ジスタ(Qp2)5302のゲート電極に転送されたデータ信号は電圧保持容量 105により保持される。この際、第2のp型MOSトランジスタ(Qp2)5 302のゲート入力電圧Vaは、第1のp型MOSトランジスタ(Qp1)53 01がオフ状態になる時刻において、第1のp型MOSトランジスタ(Qp1) 5301のゲート・ソース間容量を経由してフィードスルー電圧と呼ばれる電圧 シフトを起こす。図54には、Vf1、Vf2、Vf3で示されており、この電 圧シフトVf1~Vf3の量は、電圧保持容量105の値を大きく設計すること により小さくすることができる。第2のp型MOSトランジスタ(Qp2)53 02のゲート入力電圧Vaは、次のフィールド期間において、再びゲート走査電 EVgがハイレベルとなり、第1のp型MOSトランジスタ(Qp1)5301 が選択されるまで保持される。

[0354]

一方、第2のp型MOSトランジスタ(Qp2)5302は、リセットパルス電圧VRがハイレベルVgHとなるリセット期間にリセットが完了しており、水平走査期間以降は、画素電極107をソース電極としたソースフォロワ型アナログアンプとして動作する。この際、電圧保持容量電極105には、第2のp型MOSトランジスタ(Qp2)5302をアナログアンプとして動作させるために、少なくとも(VdmaxーVtp)よりも高い電圧を供給しておく。ここで、Vdmaxはデータ信号Vdの最大値、Vtpは第2のp型MOSトランジスタ(Qp2)5302は、次のフィールドでリセットパルス電圧VRがVgHとなってリセ

ットが行われるまでの間、その保持されたゲート入力電圧Vaに応じたアナログ 階調電圧を出力することができる。その出力電圧は、第2のp型MOSトランジ スタ(Qp2)5302のトランス・コンダクタンスgmpと抵抗RL5303 との値によって変わるが、およそ、前述の式(2)で表される。

[0355]

以上説明したように、本発明の液晶表示装置を用いれば、従来技術で述べたような液晶の応答に伴う画素電圧 V p i x の変動を無くすことができるようになり、図54の液晶光透過率にも示されるように、1フィールド毎に所望の階調を得ることが可能となる。

[0356]

また、上記駆動方法では、水平走査期間の前にリセット期間を設けたが、リセット期間と水平走査期間と同じタイミングとなるようにして駆動することも可能である。その場合、画素の選択と第2のp型MOSトランジスタ(Qp2)5302のリセットが同時に行われることになる。その時のタイミングチャートを図55に示す。

[0357]

また、本発明の液晶表示装置では、アナログアンプとして動作する第2のp型MOSトランジスタ(Qp2)5302のリセットを第2のp型MOSトランジスタ(Qp2)5302自身で行う構成となっているため、電源線、リセットスイッチ等の配線、回路が不要となっている。その結果、従来よりも小面積でアナログアンプを構成でき、高開口率化を図るのに顕著な効果が得られる。

[0358]

また、リセットパルス電源VRを別途設けているので、第6、第14の実施形態で説明した液晶表示装置に比べて、アンプのリセットに伴う走査パルス信号の遅延を無くすことができるという利点を持っている。

[0359]

また、本実施の形態では、画素部がp型MOSトランジスタだけで構成されているので、作製プロセスが簡略になるという利点もある。

[0360]

また、上記実施の形態では、第1のp型MOS型トランジスタ(Qp1)53 01および第2のp型MOSトランジスタ(Qp2)5302は、p-SiTF Tで形成すると述べたが、a-SiTFT、CdSeTFT等の他の薄膜トラン ジスタで形成しても良いし、単結晶シリコントランジスタで形成しても良い。

[0361]

また、図54、図55に示した駆動方法と同様の駆動方法により、TN液晶を駆動することも当然可能である。従来の液晶表示装置では、TN液晶の分子がスイッチングすることにより液晶容量が変化し、前述の図61に示したように、画素電圧Vpixが変動してしまい、本来の液晶光透過率T0を得ることができない。それに対し、図53に示した本発明の液晶表示装置においては、第2のp型MOSトランジスタ(Qp2)5302がアンプとして動作し、TN液晶の容量の変化に影響されることなく液晶109に一定の電圧を印加し続けることができるので、本来の光透過率が得られ、正確な階調表示を行うことができる。

[0362]

以上説明した、第30の実施の形態の液晶表示装置およびその駆動方法を、1フィールド(1フレーム)期間に入射する光の色を切り換えてカラー表示を行う時分割駆動方式の液晶表示装置に適用したところ、色再現性の良い、高階調表示を実現することができた。これは、本発明の液晶表示装置が、分極を有する強誘電性液晶、反強誘電性液晶、又は1フィールド(1フレーム)期間内に応答するOCBモード液晶のような高速液晶を駆動した場合においても、液晶の応答に伴う画素電圧の変動が発生せず、1フィールド(1フレーム)期間毎に所望の階調表示を行うことがでるという特徴によるものである。この際、液晶材料として、無閾反強誘電性液晶を用いた。

[0363]

次に本発明の第31の実施の形態について図面を参照して詳細に説明する。図56は、本発明の液晶表示装置の第31の実施の形態を示す図である。図に示すように、本発明の液晶表示装置は、ゲート電極が走査線101に接続され、ソース電極及びドレイン電極の一方が信号線102に接続された第1のp型MOS型トランジスタ(Qp1)5601と、ゲート電極がその第1のp型MOSトラン

ジスタ(Qp1)5601のソース電極及びドレイン電極の他方に接続され、ソ ース電極及びドレイン電極の一方がリセットパルス電源VR3704に接続され 、ソース電極及びドレイン電極の他方が画素電極107に接続された第2のp型 MOSトランジスタ(Qp2)5602と、その第2のp型MOSトランジスタ (Qp2)5602のゲート電極と電圧保持容量電極105との間に形成された 電圧保持容量106と、ゲート電極がバイアス電源VB5604に接続され、ソ 一ス電極が前記電圧保持容量電極105に接続され、ドレイン電極が前記画素電 極に接続された第3のp型MOSトランジスタ(Qp3)5603と、画素電極 107と対向電極108との間でスイッチングさせる液晶109とで構成されて いる。ここで、第1のp型MOS型トランジスタ(Qp1)5601、および第 2、第3のp型MOSトランジスタ(Qp2)5602、(Qp3)5603は 、p−SiTFTで構成されている。また、第3のp型MOSトランジスタ(Q p3) 5603のゲート電極に供給するバイアス電源VB5604は、第3のp 型MOSトランジスタ(Qp3)5603のソースドレイン間抵抗Rdspが、 液晶の応答時定数を決めている抵抗成分の値以下となるように設定されている。 すなわち、図60、図62に示した液晶等価回路における抵抗Rr、Rspと、 ソース・ドレイン間抵抗Rdspは、前述の式(3)に示す関係となっている。

[0364]

たとえば、抵抗Rspが5GΩである場合には、ソース・ドレイン間抵抗Rdsnが1GΩを越えないようなバイアス電源VB5604が供給される。その時の、第3のp型MOSトランジスタ(Qp3)5603のドレイン電流・ゲート電圧特性と動作点は、図11に示したものと同様である。すなわち、図11の例では、第3のp型MOSトランジスタ(Qp3)5603のゲート・ソース間電圧(VB-VCH)を一3V程度に設定している。その結果、第3のp型MOSトランジスタ(Qp3)5603のドレイン電流はおよそ1E-8(A)となり、ソース・ドレイン間電圧Vdspが-10Vの時、ソース・ドレイン間抵抗Rdspは1GΩとなる。また、第3のp型MOSトランジスタ(Qp3)5603は、弱反転領域で動作しており、ソース・ドレイン間電圧Vdspが-2~-14Vと変化しても、ドレイン電流はほぼ一定である。第3のp型MOSトラン

ジスタ(Qp3) 5603は、第2のp型MOSトランジスタ(Qp2) 560 2をアナログアンプとして動作させる場合の、バイアス電流源として動作している。

[0365]

以上説明した、図56に示す第31の実施の形態の液晶表示装置の駆動方法は、先に図54、図55を用いて説明した第30の実施の形態の液晶表示装置の駆動方法と同様である。すなわち、分極を有する強誘電性液晶、反強誘電性液晶、および1フィールド期間内に応答するOCBモード液晶のような高速液晶を駆動した場合には、画素電圧Vpix、液晶光透過率は図54、図55に示したものと同様である。また、図56に示した液晶表示装置を用いてTN液晶を駆動する場合についても、図54、図55に示した駆動方法と同様にして駆動することができる。

[0366]

すなわち、図56に示した液晶表示装置を用いれば、第31の実施の形態と同様に、液晶の応答に伴う画素電圧Vpixの変動を無くすことができるようになり、1フィールド毎に所望の階調を得ることが可能となる。

[0367]

また、図56に示した液晶表示装置では、アナログアンプとして動作する第2のp型MOSトランジスタ(Qp2)5602のリセットを第2のp型MOSトランジスタ(Qp2)5602自身で行う構成となっているため、電源線、リセットスイッチ等の配線、回路が不要となっている。その結果、従来よりも小面積でアナログアンプを構成でき、高開口率化を図るのに顕著な効果が得られる。

[0368]

また、リセットパルス電源VR3704を別途設けているので、第7、第15 の実施形態で説明した液晶表示装置に比べて、アンプのリセットに伴う走査パル ス信号の遅延を無くすことができるという利点を持っている。

[0369]

また、本実施の形態では、画素部がp型MOSトランジスタだけで構成されているので、作製プロセスが簡略になるという利点もある。

[0370]

また、上記実施の形態では、第1のp型MOS型トランジスタ(Qp1)5601、第2、第3のp型MOSトランジスタ(Qp2)5602、(Qp3)5603は、p-SiTFTで形成すると述べたが、a-SiTFT、CdSeTFT等の他の薄膜トランジスタで形成しても良いし、単結晶シリコントランジスタで形成しても良い。

[0371]

以上説明した、第31の実施の形態の液晶表示装置およびその駆動方法を、1フィールド(1フレーム)期間に入射する光の色を切り換えてカラー表示を行う時分割駆動方式の液晶表示装置に適用したところ、色再現性の良い、高階調表示を実現することができた。これは、本発明の液晶表示装置が、分極を有する強誘電性液晶、反強誘電性液晶、又は1フィールド(1フレーム)期間内に応答するOCBモード液晶のような高速液晶を駆動した場合においても、液晶の応答に伴う画素電圧の変動が発生せず、1フィールド(1フレーム)期間毎に所望の階調表示を行うことがでるという特徴によるものである。この際、液晶材料として、無閾反強誘電性液晶を用いた。

[0372]

次に本発明の第32の実施の形態について図面を参照して詳細に説明する。図57は、本発明の液晶表示装置の第32の実施の形態を示す図である。図に示すように、本発明の液晶表示装置は、ゲート電極が走査線101に接続され、ソース電極及びドレイン電極の一方が信号線102に接続された第1のp型MOS型トランジスタ(Qp1)5601と、ゲート電極がその第1のp型MOSトランジスタ(Qp1)5601のソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の一方がリセットパルス電源VR3704に接続され、ソース電極及びドレイン電極の他方が画素電極107に接続された第2のp型MOSトランジスタ(Qp2)5602と、その第2のp型MOSトランジスタ(Qp2)5602のゲート電極と電圧保持容量電極105との間に形成された電圧保持容量106と、ゲート電極が電圧保持容量電極105に接続され、ソース電極がソース電源VS5701に接続され、ドレイン電極が画素電極107に

接続された第3のp型MOSトランジスタ(Qp3)5603と、画素電極107と対向電極108との間でスイッチングさせる液晶109とで構成されている。ここで、第1のp型MOS型トランジスタ(Qp1)5601、および第2、第3のp型MOSトランジスタ(Qp2)5602、(Qp3)5603は、p-SiTFTで構成されている。

[0373]

また、第3のp型MOSトランジスタ(Qp3)5603のソース電極に供給 するソース電源VS5701は、第3のp型MOSトランジスタ(Qp3)56 03のソースドレイン間抵抗 R d s p が、液晶の応答時定数を決めている抵抗成 分の値以下となるように設定されている。すなわち、図60、図62に示した液 晶等価回路における抵抗Rr、Rspと、ソース・ドレイン間抵抗Rdspは、 前述の式(3)に示された関係となっており、たとえば、抵抗Rspが5GΩで ある場合には、ソース・ドレイン間抵抗 R d s p が 1 G Ω を越えないようなソー ス電源VS5701が供給される。第3のp型MOSトランジスタ(Qp3)5 603の動作点は、前述の図11に示した動作点と同様である。すなわち、図1 1の例では、第3のp型MOSトランジスタ(Qp3)5603のゲート・ソー ス間電圧(VCH-VS)を-3V程度に設定している。その結果、第3のp型 MOSトランジスタ(Qp3)5603のドレイン電流はおよそ1E-8(A) となり、ソース・ドレイン間電圧Vdspが一10Vの時、ソース・ドレイン間 抵抗Rdspは1GΩとなる。また、第3のp型MOSトランジスタ(Qp3) 5603は、弱反転領域で動作しており、ソース・ドレイン間電圧 V d s p が -2~−14Vと変化しても、ドレイン電流はほぼ一定である。第3のp型MOS トランジスタ (Qp3) 5603は、第2のp型MOSトランジスタ (Qp2) 5602をアナログアンプとして動作させる場合の、バイアス電流源として動作 している。

[0374]

以上説明した、図57に示す第32の実施の形態の液晶表示装置の駆動方法は 、先に説明した第30、第31の実施の形態の液晶表示装置の駆動方法と同様で ある。すなわち、分極を有する強誘電性液晶、反強誘電性液晶、および1フィー ルド期間内に応答するOCBモード液晶のような高速液晶を駆動した場合には、 画素電圧Vpix、液晶光透過率は図54、図55に示したものと同様である。 また、図57に示した液晶表示装置を用いてTN液晶を駆動する場合についても 、図54、図55に示した駆動方法と同様にして駆動することができる。

[0375]

すなわち、図57に示した液晶表示装置を用いれば、第30、第31の実施の 形態と同様に、液晶の応答に伴う画素電圧Vpixの変動を無くすことができる ようになり、1フィールド毎に所望の階調を得ることが可能となる。

[0376]

また、図57に示した液晶表示装置では、アナログアンプとして動作する第2のp型MOSトランジスタ(Qp2)5602のリセットを第2のp型MOSトランジスタ(Qp2)5602自身で行う構成となっているため、電源線、リセットスイッチ等の配線、回路が不要となっている。その結果、従来よりも小面積でアナログアンプを構成でき、高開口率化を図るのに顕著な効果が得られる。

[0377]

また、リセットパルス電源VRを別途設けているので、第8、第16の実施形態で説明した液晶表示装置に比べて、アンプのリセットに伴う走査パルス信号の遅延を無くすことができるという利点を持っている。

[0378]

また、本実施の形態では、画素部がp型MOSトランジスタだけで構成されているので、作製プロセスが簡略になるという利点もある。

[0379]

また、上記実施の形態では、第1のp型MOS型トランジスタ(Qp1)5601、第2、第3のp型MOSトランジスタ(Qp2)5602、(Qp3)5603は、p-SiTFTで形成すると述べたが、a-SiTFT、CdSeTFT等の他の薄膜トランジスタで形成しても良いし、単結晶シリコントランジスタで形成しても良い。

[0380]

以上説明した、第32の実施の形態の液晶表示装置およびその駆動方法を、1

フィールド(1フレーム)期間に入射する光の色を切り換えてカラー表示を行う時分割駆動方式の液晶表示装置に適用したところ、色再現性の良い、高階調表示を実現することができた。これは、本発明の液晶表示装置が、分極を有する強誘電性液晶、反強誘電性液晶、又は1フィールド(1フレーム)期間内に応答するOCBモード液晶のような高速液晶を駆動した場合においても、液晶の応答に伴う画素電圧の変動が発生せず、1フィールド(1フレーム)期間毎に所望の階調表示を行うことがでるという特徴によるものである。この際、液晶材料として、無閾反強誘電性液晶を用いた。

[0381]

次に本発明の第33の実施の形態について図面を参照して詳細に説明する。図 58は、本発明の液晶表示装置の第33の実施の形態を示す図である。図に示す ように、本発明の液晶表示装置は、ゲート電極が走査線101に接続され、ソー ス電極及びドレイン電極の一方が信号線102に接続された第1のp型MOS型 トランジスタ(Qp1)5601と、ゲート電極がその第1のp型MOSトラン ジスタ(Qp1)5601のソース電極及びドレイン電極の他方に接続され、ソ ース電極及びドレイン電極の一方がリセットパルス電源VR3704に接続され 、ソース電極及びドレイン電極の他方が画素電極107に接続された第2のp型 MOSトランジスタ(Qp2)5602と、その第2のp型MOSトランジスタ (Qp2)5602のゲート電極と電圧保持容量電極105との間に形成された 電圧保持容量106と、ゲート電極およびソース電極が電圧保持容量電極105 に接続され、ドレイン電極が画素電極107に接続された第3のp型MOSトラ ンジスタ(Q p 3) 5 6 0 3 と、画素電極 1 0 7 と対向電極 1 0 8 との間でスイ ッチングさせる液晶109とで構成されている。ここで、第1のp型MOS型ト ランジスタ(Qp1)5601、および第2、第3のp型MOSトランジスタ(Qp2) 5602、(Qp3) 5603は、p-SiTFTで構成されている。

[0382]

また、第3のp型MOSトランジスタ(Qp3)5603のゲート電極とソース電極はともに電圧保持容量電極105に接続されているため、第3のp型MOSトランジスタ(Qp3)5603のゲート・ソース間電圧Vgspは0Vとな

る。このバイアス条件下で、第3のp型MOSトランジスタ(Qp3)5603のソース・ドレイン間抵抗Rdspが前述の式(3)を満たすように、第3のp型MOSトランジスタ(Qp3)5603の閾値電圧をチャネル・ドーズにより正側にシフト制御している。その時の、第3のp型MOSトランジスタ(Qp3)5603のドレイン電流・ゲート電圧特性と動作点は、図14に示したものと同様である。すなわち、図14に示すように、ゲート・ソース間電圧が0Vの時、ドレイン電流が約1E-8(A)となるように、チャネルドーズにより、閾値電圧が正側にシフト制御されている。その結果、第3のp型MOSトランジスタ(Qp3)5603のドレイン電流はおよそ1E-8(A)となり、ソース・ドレイン間電圧Vdspが一10Vの時、ソース・ドレイン間抵抗Rdspは1GΩとなる。また、第3のp型MOSトランジスタ(Qp3)5603は、弱反転領域で動作しており、ソース・ドレイン間電圧Vdspが一2~一14Vと変化しても、ドレイン電流はほぼ一定である。第3のp型MOSトランジスタ(Qp3)5602をアナログアンプとして動作させる場合の、バイアス電流源として動作している。

[0383]

第33の実施の形態では、第31、第32の実施の形態で必要であった、バイ アス電源VB5604、ソース電源VS5701が不要となっているが、チャネ ルドーズ工程が余分に必要となる。

[0384]

以上説明した、図58に示す第33の実施の形態の液晶表示装置の駆動方法は、先に説明した第30~第32の実施の形態の液晶表示装置の駆動方法と同様である。すなわち、分極を有する強誘電性液晶、反強誘電性液晶、および1フィールド期間内に応答するOCBモード液晶のような高速液晶を駆動した場合には、画素電圧Vpix、液晶光透過率は図54、および図55に示したものと同様である。また、図58に示した液晶表示装置を用いてTN液晶を駆動する場合についても、図54、図55に示した駆動方法と同様にして駆動することができる。

[0385]

すなわち、図58に示した液晶表示装置を用いれば、第30~第32の実施の

形態と同様に、液晶の応答に伴う画素電圧Vpixの変動を無くすことができるようになり、1フィールド毎に所望の階調を得ることが可能となる。

[0386]

また、図58に示した液晶表示装置では、アナログアンプとして動作する第2のp型MOSトランジスタ(Qp2)5602のリセットを第2のp型MOSトランジスタ(Qp2)5602自身で行う構成となっているため、電源線、リセットスイッチ等の配線、回路が不要となっている。その結果、従来よりも小面積でアナログアンプを構成でき、高開口率化を図るのに顕著な効果が得られる。

[0387]

また、リセットパルス電源VRを別途設けているので、第9、第17の実施形態で説明した液晶表示装置に比べて、アンプのリセットに伴う走査パルス信号の遅延を無くすことができるという利点を持っている。

[0388]

また、本実施の形態では、画素部が p型MOSトランジスタだけで構成されているので、作製プロセスが簡略になるという利点もある。

[0389]

また、上記実施の形態では、第1のp型MOS型トランジスタ(Qp1)5601、第2、第3のp型MOSトランジスタ(Qp2)5602、(Qp3)5603は、p-SiTFTで形成すると述べたが、a-SiTFT、CdSeTFT等の他の薄膜トランジスタで形成しても良いし、単結晶シリコントランジスタで形成しても良い。

[0390]

以上説明した、第33の実施の形態の液晶表示装置およびその駆動方法を、1フィールド(1フレーム)期間に入射する光の色を切り換えてカラー表示を行う時分割駆動方式の液晶表示装置に適用したところ、色再現性の良い、高階調表示を実現することができた。これは、本発明の液晶表示装置が、分極を有する強誘電性液晶、反強誘電性液晶、又は1フィールド(1フレーム)期間内に応答するOCBモード液晶のような高速液晶を駆動した場合においても、液晶の応答に伴う画素電圧の変動が発生せず、1フィールド(1フレーム)期間毎に所望の階調

表示を行うことがでるという特徴によるものである。この際、液晶材料として、 無閾反強誘電性液晶を用いた。

[0391]

【発明の効果】

以上説明したように、本発明の液晶表示装置およびその駆動方法を適用することにより、液晶の応答に伴う画素電圧の変動を無くすことができるので、従来よりも正確な階調表示を実現することができるようになる。特に、分極を有する強誘電性液晶、反強誘電性液晶、および1フィールド期間内に応答するOCBモード液晶のような高速液晶に対しても、画素電圧の変動を生じることなく駆動することができる。その結果、1フィールド(フレーム)毎に正確な階調表示を行うことができるようになり、時分割駆動方式の液晶表示装置においても、色再現性の良い、高階調表示を実現することができる。

[0392]

また、本発明の液晶表示装置およびその駆動方法によれば、アナログアンプとして動作するMOS型トランジスタの電源およびリセット電源として走査電圧を利用するとともに、アンプのリセットをMOS型トランジスタ自身で行う構成となっているため、電源線、リセット電源線、リセットスイッチ等の配線、回路を不要にできるので、従来よりも小面積でアナログアンプを構成でき、高開口率化を図るのに顕著な効果が得られる。

[0393]

また、本発明の液晶表示装置およびその駆動方法によれば、ソースフォロワ型 アナログアンプの負荷抵抗、もしくはアクティブ負荷トランジスタの抵抗は、た とえば1GΩという大きなものであるので、定常的に流れる消費電流を低く抑え ることができる。

[0394]

上記特徴により、小型、軽量、高開口率、高速、高視野、高階調、低消費電力、低価格なプロジェクタ装置、ノートPC、モニタ液晶表示装置を提供することができるようになる。

【図面の簡単な説明】

【図1】

本発明の液晶表示装置の第1の実施の形態を示す図である。

【図2】

本発明の液晶表示装置の駆動方法を示す図である。

【図3】

本発明の液晶表示装置の第2の実施の形態を示す図である。

【図4】

本発明の液晶表示装置を構成している抵抗の構造を示す図である。

【図5】

本発明の液晶表示装置を構成している抵抗の構造を示す図である。

【図6】

本発明の液晶表示装置を構成している抵抗の構造を示す図である。

【図7】

本発明の液晶表示装置の駆動方法を示す図である。

【図8】

本発明の液晶表示装置の駆動方法を示す図である。

【図9】

本発明の液晶表示装置の駆動方法を示す図である。

【図10】

本発明の液晶表示装置の第3の実施の形態を示す図である。

【図11】

本発明の液晶表示装置を構成しているMOS型トランジスタの動作点を示す図である。

【図12】

本発明の液晶表示装置の第4の実施の形態を示す図である。

【図13】

本発明の液晶表示装置の第5の実施の形態を示す図である。

【図14】

本発明の液晶表示装置を構成しているMOS型トランジスタの動作点を示す図

である。

【図15】

本発明の液晶表示装置の第6の実施の形態を示す図である。

【図16】

本発明の液晶表示装置を構成している抵抗の構造を示す図である。

【図17】

本発明の液晶表示装置を構成している抵抗の構造を示す図である。

【図18】

本発明の液晶表示装置を構成している抵抗の構造を示す図である。

【図19】

本発明の液晶表示装置の駆動方法を示す図である。

【図20】

本発明の液晶表示装置の駆動方法を示す図である。

【図21】

本発明の液晶表示装置の駆動方法を示す図である。

【図22】

本発明の液晶表示装置の第7の実施の形態を示す図である。

【図23】

本発明の液晶表示装置を構成しているMOS型トランジスタの動作点を示す図である。

【図24】

本発明の液晶表示装置の第8の実施の形態を示す図である。

【図25】

本発明の液晶表示装置の第9の実施の形態を示す図である。

【図26】

本発明の液晶表示装置を構成しているMOS型トランジスタの動作点を示す図である。

【図27】

本発明の液晶表示装置の第10の実施の形態を示す図である。

【図28】

本発明の液晶表示装置の駆動方法を示す図である。

【図29】

本発明の液晶表示装置の第11の実施の形態を示す図である。

【図30】

本発明の液晶表示装置の第12の実施の形態を示す図である。

【図31】

本発明の液晶表示装置の第13の実施の形態を示す図である。

【図32】

本発明の液晶表示装置の第14の実施の形態を示す図である。

【図33】

本発明の液晶表示装置の駆動方法を示す図である。

【図34】

本発明の液晶表示装置の第15の実施の形態を示す図である。

【図35】

本発明の液晶表示装置の第16の実施の形態を示す図である。

【図36】

本発明の液晶表示装置の第17の実施の形態を示す図である。

【図37】

本発明の液晶表示装置の第18の実施の形態を示す図である。

【図38】

本発明の液晶表示装置の駆動方法を示す図である。

【図39】

本発明の液晶表示装置の第19の実施の形態を示す図である。

【図40】

本発明の液晶表示装置の第20の実施の形態を示す図である。

【図41】

本発明の液晶表示装置の第21の実施の形態を示す図である。

【図42】

本発明の液晶表示装置の第22の実施の形態を示す図である。

【図43】

本発明の液晶表示装置の駆動方法を示す図である。

【図44】

本発明の液晶表示装置の第23の実施の形態を示す図である。

【図45】

本発明の液晶表示装置の第24の実施の形態を示す図である。

【図46】

本発明の液晶表示装置の第25の実施の形態を示す図である。

【図47】

本発明の液晶表示装置の第26の実施の形態を示す図である。

【図48】

本発明の液晶表示装置の駆動方法を示す図である。

【図49】

本発明の液晶表示装置の駆動方法を示す図である。

【図50】

本発明の液晶表示装置の第27の実施の形態を示す図である。

【図51】

本発明の液晶表示装置の第28の実施の形態を示す図である。

【図52】

本発明の液晶表示装置の第29の実施の形態を示す図である。

【図53】

本発明の液晶表示装置の第30の実施の形態を示す図である。

【図54】

本発明の液晶表示装置の駆動方法を示す図である。

【図55】

本発明の液晶表示装置の駆動方法を示す図である。

【図56】

本発明の液晶表示装置の第31の実施の形態を示す図である。

【図57】

本発明の液晶表示装置の第32の実施の形態を示す図である。

【図58】

本発明の液晶表示装置の第33の実施の形態を示す図である。

【図59】

従来の液晶表示装置の構成を示す図である。

【図60】

液晶の等価回路を示す図である。

【図61】

従来の液晶表示装置の駆動方法を示す図である。

【図62】

液晶の等価回路を示す図である。

【図63】

従来の液晶表示装置の駆動方法を示す図である。

【符号の説明】

101:走査線

102:信号線

103:MOS型トランジスタ

104:アナログアンプ回路

105:電圧保持容量電極

106:電圧保持容量

107: 画素電極

108:対向電極

109:液晶

110アンプ入力電圧

301:n型MOSトランジスタ

302:p型MOSトランジスタ

303:抵抗

401:ガラス基板


- 402:p型ポリシリコン薄膜トランジスタ
- 403:p+層
- 404:p-層
- 405:第1層間膜
- 406:金属
- 407:第2層間膜
- 501:i層
- 601:n+層
- 602:n-層
- 1001:n型MOSトランジスタ
- 1002:第1のp型MOSトランジスタ
- 1003:第2のp型MOSトランジスタ
- 1004:バイアス電源
- 1201:ソース電源
- 1501:p型MOSトランジスタ
- 1502:n型MOSトランジスタ
- 1503:抵抗
- 1601:n型ポリシリコン薄膜トランジスタ
- 2201:p型MOSトランジスタ
- 2202:第1のn型MOSトランジスタ
- 2203:第2のn型MOSトランジスタ
- 2204:バイアス電源
- 2401:ソース電源
- 2701:n型MOSトランジスタ
- 2702:p型MOSトランジスタ
- 2703:抵抗
- 2901:n型MOSトランジスタ
- 2902:第1のp型MOSトランジスタ
- 2903:第2のp型MOSトランジスタ

- 2904:バイアス電源
- 3001:ソース電源
- 3201:p型MOSトランジスタ
- 3202:n型MOSトランジスタ
- 3203:抵抗
- 3401:p型MOSトランジスタ
- 3402:第1のn型MOSトランジスタ
- 3403:第2のn型MOSトランジスタ
- 3404:バイアス電源
- 3501:ソース電源
- 3701:n型MOSトランジスタ
- 3702:p型MOSトランジスタ
- 3703:抵抗
- 3704:リセットパルス電圧源
- 3901:n型MOSトランジスタ
- 3902:第1のp型MOSトランジスタ
- 3903:第2のp型MOSトランジスタ
- 3904:バイアス電源
- 4001:ソース電源
- 4201:p型MOSトランジスタ
- 4202:n型MOSトランジスタ
- 4203:抵抗
- 4 4 0 1: p型MOSトランジスタ
- 4402:第1のn型MOSトランジスタ
- 4403:第2のn型MOSトランジスタ
- 4404:バイアス電源
- 4501:ソース電源
- 4701:第1のn型MOSトランジスタ
- 4702:第2のn型MOSトランジスタ


- 4703:抵抗
- 5001:第1のn型MOSトランジスタ
- 5002:第2のn型MOSトランジスタ
- 5003:第3のn型MOSトランジスタ
- 5004:バイアス電源
- 5101:ソース電源
- 5301:第1のp型MOSトランジスタ
- 5302:第2のp型MOSトランジスタ
- 5303:抵抗
- 5601:第1のp型MOSトランジスタ
- 5602:第2のp型MOSトランジスタ
- 5603:第3のp型MOSトランジスタ
- 5604:バイアス電源
- 5701:ソース電源
- 5901:走査線
- 5902:信号線
- 5903: 画素電極
- 5904:n型MOSトランジスタ
- 5905:蓄積容量電極
- 5906:蓄積容量
- 5907:対向電極
- 5908:液晶

【書類名】 図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】




【図16】




【図17】




【図18】




【図19】




【図20】




【図21】




【図22】




【図23】




【図24】




【図25】




【図26】




【図27】




【図28】




【図29】




【図30】




【図31】




【図32】




【図33】




【図34】




【図35】




【図36】




【図37】




【図38】




【図39】




【図40】




【図41】




【図42】




【図43】




[図44]




【図45】




【図46】




【図47】




【図48】




【図49】




【図50】




【図51】




【図52】




【図53】




【図54】




【図55】




【図56】




【図57】




【図58】




[図59]




【図60】




【図61】



【図62】



【図63】



【書類名】 要約書

【要約】

【課題】 液晶の容量変化に伴う画素電圧の変動を無くすことにより、1フィールド(フレーム)期間毎に正確な階調表示を行うことのできる高速な液晶表示装置を提供する。

【解決手段】 アクティブマトリクス型液晶表示装置は、複数の走査線101と複数の信号線102との各交点付近に夫々配設されたMOS型トランジスタ回路によって画素電極が駆動される。MOS型トランジスタ回路は、ゲート電極が前記走査線101に接続され、ソース電極及びドレイン電極の一方が前記信号線102に接続されたn型MOSトランジスタ301と、ゲート電極が前記n型MOSトランジスタ301の前記信号線102に接続されていない側のソース又はドレイン電極に接続され、ソース電極及びドレイン電極の一方が前記走査線101に接続され、ソース電極及びドレイン電極の他方が前記画素電極107に接続されたp型MOSトランジスタ302と、前記p型MOSトランジスタ302のゲート電極と電圧保持容量電極との間に形成された電圧保持容量106と、前記画素電極107と前記電圧保持容量電極105の間に接続された抵抗とから成る。

【選択図】 図3

【書類名】

職権訂正データ

【訂正書類】

特許願

<認定情報・付加情報>

【特許出願人】

【識別番号】

000004237

【住所又は居所】

東京都港区芝五丁目7番1号

【氏名又は名称】

日本電気株式会社

【代理人】

申請人

【識別番号】

100096231

【住所又は居所】

東京都千代田区神田東松下町37番地 林道ビル5

階 扶桑特許事務所

【氏名又は名称】

稲垣 清

出願人履歴情報

識別番号

[000004237]

1. 変更年月日 1990年 8月29日

[変更理由] 新規登録

住 所 東京都港区芝五丁目7番1号

氏 名 日本電気株式会社